基于DSP的1553B總線(xiàn)系統設計與實(shí)現

摘要：在研究1553B總線(xiàn)協(xié)議特點(diǎn)的基礎上，提出了一種基于DSP的1553B總線(xiàn)接口設計方案．詳細描述了硬件電路的實(shí)現及軟件驅動(dòng)程序的編寫(xiě)。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執行元件，采用FPGA實(shí)現地址譯碼和邏輯控制功能。為了保證1553B總線(xiàn)消息處理的實(shí)時(shí)性，直接由下位機DSP控制1553B協(xié)議芯片，負責消息的讀取、處理、寫(xiě)入和1553B協(xié)議芯片的初始化，通過(guò)對BU-64843寄存器的配置，使系統工作在BC／RT／MT模式。通信協(xié)議處理模塊嚴格按照通信協(xié)議收發(fā)周期性消息，時(shí)間誤差精度小于1μs。
關(guān)鍵詞：1553B；總線(xiàn)接口；DSP；FPGA；TMS320F2812

航空電子綜合化是一種在苛刻的空間限制條件下，對密集型的航空電子子系統集合進(jìn)行信息綜合和功能綜合的技術(shù)。以MIL-STD-1553B為代表的子系統聯(lián)網(wǎng)接口標準構成了目前航空電子綜合系統中信息交換的主干道。1553B總線(xiàn)接口電路是實(shí)現航空電子綜合化系統的關(guān)鍵部件，其作用是在1553B總線(xiàn)與現有的其他總線(xiàn)技術(shù)之間搭建一座橋梁，使得不同制式的信息流能夠實(shí)時(shí)、準確地進(jìn)行相互轉換。在1553B總線(xiàn)接口的研制過(guò)程中，復雜而苛刻的環(huán)境對中央處理器的實(shí)時(shí)性與可靠性提出了很高的要求，而DSP芯片以其優(yōu)良的高速性能為中央處理器的選擇提供了一個(gè)較為理想的解決方案。
隨著(zhù)MIL-STD-1553B總線(xiàn)協(xié)議標準的頒布。許多公司開(kāi)發(fā)了總線(xiàn)與CPU之間的硬件接口芯片。在實(shí)際的1553B總線(xiàn)工程中使用最為廣泛的是DDC公司生產(chǎn)的接口芯片。這些芯片完全實(shí)現了1553B總線(xiàn)的電氣特性協(xié)議，而且與CPU或存儲器連接非常簡(jiǎn)單。本文探討基于TMS320F2812(以下簡(jiǎn)稱(chēng)F2812)和DDC公司的BU-64843協(xié)議芯片的1553B總線(xiàn)接口的硬件設計和軟件驅動(dòng)編寫(xiě)要點(diǎn)。

1 1553B總線(xiàn)
1553B總線(xiàn)是一種時(shí)分制指令／響應式多路傳輸數據總線(xiàn)，具有很高的可靠性和良好的實(shí)時(shí)性。1553B總線(xiàn)由4種基本硬件組成：傳輸介質(zhì)、總線(xiàn)控制器(BC)、遠程終端(RT)、總線(xiàn)監視器(MT)。
1553B總線(xiàn)采用異步、半雙工方式傳輸，傳輸速率1 MB／s。1553B總線(xiàn)傳輸協(xié)議規定的傳輸過(guò)程為：BC向某一終端發(fā)送一個(gè)接收／發(fā)送指令，RT在規定的響應時(shí)間內發(fā)回一個(gè)狀態(tài)字并執行消息的接收／發(fā)送。在操作過(guò)程中BC始終掌握總線(xiàn)的控制權，總線(xiàn)上任何時(shí)候只有一個(gè)BC，但可以最多掛31個(gè)RT或MT。在總線(xiàn)的數據傳輸過(guò)程中，MT按要求監視總線(xiàn)上的數據，并將這些數據輸出或者存盤(pán)以便實(shí)時(shí)地監測這些數據的傳輸狀態(tài)或便于后續分析。1553B采用雙冗余總線(xiàn)，有2個(gè)傳輸通道，保證了良好的容錯性和故障隔離。如果當前總線(xiàn)的數據傳輸出現錯誤或故障，數據可以自動(dòng)從冗余總線(xiàn)上傳輸。1553B總線(xiàn)的傳輸介質(zhì)為屏蔽雙絞線(xiàn)。其總線(xiàn)結構簡(jiǎn)圖如圖l所示。

2 系統設計方案
該系統以F2812為控制核心，與外圍輔助電路構成微計算機系統；由BU-64843協(xié)議芯片完成1553B總線(xiàn)的功能。BU-64843提供了豐富的資源。為軟件的設計提供了極大的靈活性和可靠性；控制和譯碼信號利用FPGA實(shí)現，FPGA器件電路連接簡(jiǎn)單，使用方便，使用功能強大的VerilogHDL語(yǔ)言編程，可提高系統的維護性和擴展性。
F2812負責消息的讀取、處理、寫(xiě)入和BU-64843協(xié)議芯片的初始化。通過(guò)對BU-64843的相關(guān)寄存器進(jìn)行相應的配置，就可以使本接口卡工作在BC模式、RT模式或MT模式。接口卡在BC模式下實(shí)現1553B總線(xiàn)消息的接收，BU-64843協(xié)議芯片每接收完一個(gè)消息，就向F2812發(fā)送一次中斷申請，由F2812響應中斷并從相應的RAM區讀取接收到的消息進(jìn)行相應處理，F2812同時(shí)完成與上位機的通訊，并把接收到的數據發(fā)送出去。與上位機的通訊是利用F2812的串行通信接口(SCI)，本系統采用MAX485實(shí)現的。