<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于Flash構架的模數混合的FPGA在心電監控儀上的應用設計

基于Flash構架的模數混合的FPGA在心電監控儀上的應用設計

作者: 時(shí)間:2010-12-10 來(lái)源:網(wǎng)絡(luò ) 收藏

Fution系列的是世界上首個(gè),即在數字的基礎上加入了模擬電路部分,解決了傳統模擬電路和FPGA分離給帶來(lái)的諸多問(wèn)題,降低了PCB板的制作難度,縮小了產(chǎn)品的體積。FPGA的可編程性使得系統易于升級。同時(shí)在數字系統中引入模擬電路,簡(jiǎn)化了系統電路。

本文引用地址:http://dyxdggzs.com/article/151261.htm

1 Fution FPGA介紹

Fution FPGA的主要特點(diǎn)主要體現在:

(1)單芯片:無(wú)需配置芯片;

(2)高安全性:晶體管受7層金屬保護,具有AES和 Lock加密技術(shù);

(3)高可靠性:對高能量粒子轟擊具有免疫作用,具有很強的固件錯誤免疫功能;

(4)上電即行:上電時(shí)間非常短,一般只有幾十個(gè)微秒左右;

(5)低功耗:無(wú)論是動(dòng)態(tài)功耗還是靜功耗都低于競爭對手,IGLOO最低可達5 ?滋W;

(6)低系統成本:無(wú)需配置芯片,小功率電源芯片,無(wú)需加密芯片,PCB面積更小。

Fusion系列FPGA內部框架如圖1所示。

2 片上系統的實(shí)現原理

具體片上系統框圖如圖2所示。經(jīng)過(guò)信號采集傳感器采集的信號接入12位ADC,ADC將模擬信號轉換成數字信號被BUF鎖存,然后送給Core8051供其采集處理。Core8051中算法,將ADC傳來(lái)的數據轉換成VGA可以顯示的數據,然后送給VGA驅動(dòng)模塊。

2.1 ADC模塊設計

Fution FPGA內含采樣精度和轉換時(shí)間可以靈活配置的AD轉換器,為靈活的AD轉換方案提供了可能性。作為一種逐次逼近型ADC,這種轉換器具有高達600 Ks/s采樣率,器件內部具有2.56 V的參考源,誤差在12位模式下為±6 LSB,具有自動(dòng)校準功能。

利用FPGA內部邏輯單元對ADC進(jìn)行配置:設置ADC精度為12位,參考電壓采用幅值為2.56 V精度為1%片內電壓源供電,同時(shí)FPGA內部的ADC具有Prescaler(預處理器),所以可以靈活地設置采樣電壓的范圍,更進(jìn)一步保證了AD轉換的精確度。ADC初始化工作過(guò)程如下:

(1)等待ADCRESET管腳釋放無(wú)效;

(2)ADCRESET管腳釋放無(wú)效后,ADC上電自校準;

(3)上電校準后(CALIBRATE=1),對ACM 進(jìn)行配置;

(4)配置完成后,通過(guò)ADC_START來(lái)使ADC工作。

FPGA內部邏輯單元進(jìn)行ADC的配置和初始化工作,從而控制ADC采樣,具體過(guò)程如圖3所示。

function ImgZoom(Id)//重新設置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w

2.2 控制核心Core8051模塊設計

FPGA內部可以嵌入高速的Core8051處理器內核,它是整個(gè)系統的核心,負責有序地調用其余各功能模塊,同時(shí)又兼有數據處理任務(wù),負責將ADC傳來(lái)的數據轉換成VGA可以顯示的數據。Core8051的硬件配置非常靈活,時(shí)鐘速度可以達到33 MHz,ROM的大小可以根據需要靈活地設置,該設計配置為64 KB。片內DATA RAM僅需256 B即可完成驅動(dòng)VGA的功能,也可以擴展外部64 KB RAM,從而完成更強大的軟件功能。系統中設置單片機的片內DATA RAM為256 B,并通過(guò)系統總線(xiàn)擴展了外部64 KB的SRAM,系統框圖如圖4所示。


上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>