基于FPGA和硬件描述語(yǔ)言Verilog的液晶顯示控制器的設計

本設計是一種基于FPGA(現場(chǎng)可編程門(mén)陣列)的液晶顯示控制器。與集成電路控制器相比，FPGA更加靈活，可以針對小同的液晶顯示模塊更改時(shí)序信號和顯示數據。FPGA的集成度、復雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力的高性?xún)r(jià)比ASIC替代方案。本文選用Xilinx公司的SpananIII系列XC3S200器件，利用硬件描述語(yǔ)言Verilog設計了液晶顯示擰制器，實(shí)現了替代專(zhuān)用集成電路驅動(dòng)控制LCD的作用。

　　1 功能分析與設計要求

　　液晶顯示模塊(LCM)采用深圳拓撲微LM2028、STN圖形點(diǎn)陣液晶顯示模塊，5.7in，320×240點(diǎn)陣，邏輯電壓輸入為3．0～5．0V，4位控制接口，具有行列驅動(dòng)電路，白光LED背光源。表l為該液晶顯示模塊的引腳功能描述。

　　液晶顯示器的掃描方式是逐行掃描，當一行被選通以后，這一行中的各列信號同時(shí)加到列上，并維持一個(gè)掃描行的時(shí)間。這一行維持時(shí)間結束后，即選通下一行，同時(shí)各列電極也施加下一行的顯示電壓。

　　列驅動(dòng)器邏輯電路由移位寄存器和鎖存器構成，在一個(gè)顯示數據位移脈沖信號CP作用下，將一組顯示數據(4位)位移到寄存器中并保持。當下一個(gè)CP到來(lái)后。移位寄存器中第1位顯示數據被移至第2位，這樣在80個(gè)CP脈沖作用下，一行顯示數據被存入寄存器后，寄存器并口對接鎖存器，在鎖存脈沖LP的作用下，該行數據被鎖存到鎖存器內輸出給列電極。鎖存脈沖LP的間隔為一個(gè)行周期，而行移位脈沖間隔也為一個(gè)行周期，因此二者是一致的。 /Script> 幀掃描信號FLM即為行選通信號，脈寬為一行時(shí)間，在行移位脈沖LP作用下，存入移位寄存器后逐行位移，在一幀的最后一行輸出高電平，代表下一幀的開(kāi)始。M為液晶顯示交流驅動(dòng)波形信號，即一幀改變一次波形的極性，防止液晶單方向扭曲變形。更為詳細的時(shí)序關(guān)系如圖1所示。