DDR3存儲器接口控制器IP核在視頻數據處理中的應用

• 　　功耗管理

　　在一些DDR3應用中，功耗管理可能是一個(gè)需要考慮問(wèn)題。在一些設計中，使用Power Down指令是非常有用的。該指令在沒(méi)有數據訪(fǎng)問(wèn)需求的時(shí)候，降低功耗。在power down狀態(tài)下，器件功耗的降低可達90%。萊迪思DDR3存儲器控制器支持該指令。此外，萊迪思ECP3為帶有SERDES和高速接口，如DDR3存儲器控制器的應用提供最低功耗的可編程解決方案。

• 　　設計和驗證流程

　　DDR3存儲器控制器IP核必須易于配置、生成并應用到一個(gè)目標設計中。使用圖形化用戶(hù)界面（GUI）來(lái)配置各種DDR3控制器參數是一種簡(jiǎn)便的方法，為目標系統快速創(chuàng )建正確的控制器。所有的參數都需要確定，如：存儲器寬度、深度、速度和延遲。每一類(lèi)配置參數都有其獨立的選項卡，有助于將設計任務(wù)分為一個(gè)個(gè)可管理的“任務(wù)塊”。一旦參數選定，生成代碼（用VHDL或Verilog）和生成相應的測試基準應當是比較容易的。

　　例如，萊迪思IPexpress工具只需三個(gè)步驟，如圖3所示，在ispLEVER設計軟件中創(chuàng )建ECP3 DDR3存儲器控制器IP核：

　　1)從萊迪思網(wǎng)站下載IPexpress工具并將IP核導入。

　　2)IP核參數可通過(guò)每個(gè)配置組對應的選項卡進(jìn)行選擇，配置組有：類(lèi)型、設置、時(shí)序、引腳和設計工具。

　　3)基于Verilog或VHDL的IP核和測試基準一起生成，包括頂層、監視器、指令生成器、用于A(yíng)ldec或ModelSim的配置和腳本文件。

圖3：下載、配置和生成IP核設計流程

　　小結

　　在數據處理應用的設計中，如本文中視頻處理的例子，當存儲器具有足夠的帶寬時(shí)，可以充分利用FPGA的并行處理能力的優(yōu)勢。DDR3存儲器具有靈活、易于使用的存儲器控制器，如：萊迪思ECP3 DDR3存儲器控制器IP核，加上正確使用突發(fā)模式訪(fǎng)問(wèn)、數據緩沖器分配和存儲器交叉存取可以大大加快數據處理速度。此外，一個(gè)經(jīng)驗證的IP核與可靠的設計和驗證環(huán)境也加速了這些應用的上市。