基于FPGA的MSK調制解調器設計與應用

計和時(shí)序仿真。硬件部分在A(yíng)ltera 公司 EP2C15AF256C8N FPGA 上實(shí)現。結果表明，數字MSK
調制解調器具有相位連續，頻帶利用率高的優(yōu)點(diǎn)。
關(guān)鍵詞：現場(chǎng)可編程邏輯陣列，最小頻移鍵控，調制，時(shí)序仿真

Abstract:A method for designing Minimum Frequency Shift Keying modulator and
demodulate is developed.The VHDL Models are designed and simulated，the results show
the MSK enjyos the characteristics of phase continuation and high band utilization.
Key words: FPGA,MSK,Modulator,Simulation
數字調制解調器在點(diǎn)對點(diǎn)的數據傳輸中得到了廣泛的應用。通常的二進(jìn)制數字調制解調
器是建立在模擬載波上的，在電路實(shí)現時(shí)需要模擬信號源，這會(huì )給全數字應用場(chǎng)合帶來(lái)不方
便。本文分析了MSK（最小頻移鍵控）數字調制信號特征，提出一種全數字固定數據速率MSK
調制解調器的設計方法，應用VHDL 語(yǔ)言進(jìn)行了模塊設計和時(shí)序仿真。硬件部分在A(yíng)ltera
公司 EP2C15AF256C8N FPGA 上實(shí)現了MSK 數字調制解調器，并在常州市科技攻關(guān)項目：糧
庫儲糧安全網(wǎng)絡(luò )智能監測系統的嵌入式測控部分應用。實(shí)測表明，數字MSK 調制解調器具有
包絡(luò )恒定，相位連續，頻帶利用率高的優(yōu)點(diǎn)。并且在FPGA 上實(shí)現時(shí)設計效率高，可與其他
模塊共用片上資源，對于全數字系統中的短距離數據通信是較好的解決方案。
1 數字MSK 調制的載波頻率與相位常數
最小頻移鍵控MSK ( Minimum Frequency Shift Keying ) 是二進(jìn)制連續相位FSK 的一
種特殊形式。有時(shí)也稱(chēng)為快速頻移鍵控(FFSK)。MSK 調制方式能以最小的調制指數(0.5)獲
得正交信號， 同時(shí)MSK 比2PSK 的數據傳輸速率高，且在帶外的頻譜分量要比2PSK 衰減更
快。
MSK 是恒定包絡(luò )連續相位頻率調制，其信號的表示式為

MSK 調制必須同時(shí)滿(mǎn)足調制指數0.5 和相位連續條件，由MSK 信號表示可知，為了使調
制指數為0.5，MSK 信號的兩個(gè)頻率應分別為：

上式反映了MSK 信號前后碼元區間的約束關(guān)系。MSK 信號在第k 個(gè)碼元的相位常數不僅與當
前碼元的取值有關(guān)，而且還與前一個(gè)碼元的取值及相位常數有關(guān)。在數字載波的情況下，上
述條件等同于根據前一碼元的相位，選擇當前碼元的相位是同相或反相，以保證數字MSK
信號的相位連續。
2 數字MSK 調制解調器FPGA 模塊實(shí)現
用FPGA 實(shí)現的MSK 調制器模塊如圖1 所示。

圖1 MSK 調制器模塊
圖中預分頻器和“0”、“1”碼分頻器組成載波發(fā)生器，在輸入碼序列同步信號的控制下
分別產(chǎn)生“0”碼和“1”碼的數字載波。為了方便設計與調整，預分頻器設置2 級分頻電路，
分頻系數分別為D1 和D2，從分頻效率考慮，D1 和D2 的乘積應為總分頻系數的最大公共因子。
“0”碼和“1”碼分頻器的分頻系數C1、C2 的設置必須滿(mǎn)足調制指數0.5 的條件。輸入調制
信號數字序列控制2 選1 多路選擇器，選出對應輸入碼流中“0”、“1”碼元的數字載波。
相位檢測模塊與第二級2 選1 多路選擇器、碼長(cháng)分頻器和反相器組成連續相位形成電路。在
前面確定“0”、“1”碼元的數字載波時(shí)，每個(gè)碼元的載波周期數也隨之確定， 其中“0”、
“1”數字載波相位差固定為180°，因此可以簡(jiǎn)單地用0、1 來(lái)表示2 個(gè)載波相位。在相位
檢測模塊中，碼長(cháng)分頻器作為1bit 延時(shí)的時(shí)鐘信號，輸入數字信號延遲一碼元信號D-1 與前
次產(chǎn)生的2 選1 選擇器控制信號S 比較，得到前一碼元結束時(shí)的相位Q-1，其結果如表1 所示。

圖2 MSK 解調器模塊