基于嵌入式的電纜故障檢測儀設計

　　A／D轉換電路如圖3所示。探測脈沖及回波信號需要轉換成適合A／D芯片電壓水平的信號后再進(jìn)行采樣。脈沖在輸入運算放大器之前進(jìn)行了鉗位處理，采用兩組倒置的二極管并聯(lián)，避免脈沖過(guò)高而擊穿運算放大器。

圖3 A／D轉換電路

　　3.4 時(shí)鐘信號的產(chǎn)生

　　檢測脈沖的產(chǎn)生、ADC08100的采樣，以及異步FIFO的數據緩存構成了一個(gè)高速A／D數據采集系統。這對于各種信號的時(shí)間配合要求很高，需要專(zhuān)門(mén)的時(shí)鐘單元來(lái)配合，以使電路工作在正確的時(shí)序之下。在FPGA中可方便地定制時(shí)鐘模塊來(lái)產(chǎn)生A／D采樣時(shí)鐘、異步存儲器的讀寫(xiě)時(shí)鐘，以及脈沖發(fā)生模塊的計數時(shí)鐘。所有的時(shí)鐘都是由一個(gè)高速的時(shí)鐘來(lái)實(shí)現同步的，并且整個(gè)系統是在同一個(gè)啟動(dòng)信號下同步運行的，從而保證了采樣的時(shí)序要求。

　　3.5 電源模塊

　　系統中既有模擬電路又有高速數字電路，使用電源種類(lèi)復雜，存在+5 V、+3.3 V、+1.2 V、-5 V等多種電源信號。在電路板設計制作中既要減小高頻數字信號對模擬信號的電磁干擾，又要避免各種電源之間的干擾，因此需合理規劃模塊布局及布線(xiàn)走向以提高信號穩定性。

　　4 軟件設計

　　軟件設計主要包括FPGA的開(kāi)發(fā)應用、應用程序設計以及液晶顯示器的驅動(dòng)程序設計等。

　　4.1 FPGA開(kāi)發(fā)應用

　　現場(chǎng)可編程邏輯器件FPGA（Field Programming Gate Array）具有高密度、高速度、低功耗、功能強大等特點(diǎn)。在此系統中采用了Altera公司的CycloneII系列器件來(lái)實(shí)現高速的數據采集、存儲功能，是在QuartuslI 7.1軟件中使用硬件描述語(yǔ)言VHDL來(lái)設計完成的。高密度可編程邏輯器件的設計流程包括：設計準備、設計輸入、設計處理和器件編程4個(gè)步驟，以及相應的功能仿真（前仿真）、時(shí)序仿真（后仿真）和器件測試3個(gè)設計驗證過(guò)程。

　　本設計中，主要包括Nios微處理器、脈沖發(fā)生、高速時(shí)鐘以及高速數據存儲FIFO等模塊的設計。

　　4.2 應用程序設計

　　應用程序控制檢測任務(wù)的啟動(dòng)和結束、脈沖發(fā)送接收模式的選擇、A／D采樣數據的處理計算、故障性質(zhì)和位置的判斷以及結果輸出等。

　　5.結語(yǔ)

　　本文提出了基于Nios軟核的電纜故障檢測儀設計方案。對于脈沖反射法檢測故障的具體實(shí)現，提出了基于現場(chǎng)可編程邏輯器件的高速采樣系統的設計思路，并在此基礎上對系統進(jìn)行了全面的設計。仿真和試驗結果表明，該系統能夠實(shí)現對電纜的斷路、短路等故障的檢測，具有在線(xiàn)監測、易于控制的優(yōu)點(diǎn)，以及靈活和良好的擴展功能。