嵌入式系統電源管理實(shí)現對比
引言
普適計算、智能空間等概念前所未有地擴展了嵌入式系統的應用范圍。同時(shí)也對嵌入式系統的功能、可靠性、成本、體積、功耗提出了更嚴格的要求。各種移動(dòng)終端、可穿戴設備、消費類(lèi)電子產(chǎn)品、傳感器網(wǎng)絡(luò )節點(diǎn)等典型嵌入式設備對能耗越來(lái)越敏感,電源管理技術(shù)正成為這些產(chǎn)品設計的關(guān)鍵所在。電源管理技術(shù)正由傳統的基于電源管理器件和外設控制為主的靜態(tài)控制方式,轉到以具備智能電源管理功能的嵌入式微處理器結合操作系統為核心的智能管理軟件的動(dòng)靜態(tài)結合的綜合控制模式。
為了應對電源管理技術(shù)面臨的挑戰,芯片廠(chǎng)商推出了效率越來(lái)越高的電源管理芯片以及對能耗管理功能更加強大、精細的微處理器。以此為基礎,如何設計高效、智能的系統軟件對嵌入式設備進(jìn)行能源管理,已成為研究熱點(diǎn)。本文將以典型硬件的電源管理功能為基礎,分析幾種代表性嵌入式操作系統的電源管理實(shí)現,探討電源管理系統軟件現狀及研究應用前景。
電源管理基本概念與方法
在電池供電的嵌入式系統中,一般采用高效率的電源管理芯片用于供電管理,或采用大容量的電池以解決能耗需求。但這兩種技術(shù)的發(fā)展還無(wú)法滿(mǎn)足快速增加的芯片動(dòng)態(tài)功耗和靜態(tài)功耗。當電路工作或邏輯狀態(tài)翻轉時(shí)會(huì )產(chǎn)生動(dòng)態(tài)功耗,未發(fā)生翻轉時(shí)漏電流會(huì )造成靜態(tài)功耗。在供電電壓Vdd下消耗的功率P如公式(1)所示:
P=C*V2dd*fC+VddIQ (1)
這里C為電容,fC為開(kāi)關(guān)頻率,Vdd為電源電壓,IQ為漏電流。C*V2dd*fC為動(dòng)態(tài)功耗;VddIQ為靜態(tài)功耗。隨著(zhù)芯片運行速度的提高和工藝尺寸的不斷縮小、密度增加,其動(dòng)態(tài)功耗和靜態(tài)功耗也在不斷增長(cháng),加劇了電源管理的復雜性。
有一種方法可以協(xié)調高性能與低功耗之間的矛盾,就是根據系統負載進(jìn)行性能調節。從公式(1)中我們可以得知,對一個(gè)給定負載,動(dòng)態(tài)功耗的量值與供電電壓的平方成正比,與運行頻率成正比。減少供電電壓并同時(shí)降低處理器的時(shí)鐘速度,功耗將會(huì )呈平方速度下降,代價(jià)是增加了運行時(shí)間。此外,還可以通過(guò)停止芯片模塊的時(shí)鐘和電源供應的辦法,將能耗降至最低,代價(jià)是重新啟動(dòng)該模塊時(shí)需要額外能耗。因此,通過(guò)有效地利用上述能耗管理方法,得到性能和功耗間的最佳平衡,達到節能最大化。
嵌入式微處理器對電源管理的支持
從8位單片機到32位高性能處理器,都在一定程度上支持電源管理功能。例如處理器支持多種電源狀態(tài),如圖1所示。系統電源狀態(tài)轉化
系統在運行態(tài)(Run)時(shí),設備全部正常工作。在空閑態(tài)時(shí),處理器按照特定的模式,進(jìn)行相應的節能。在掛起狀態(tài)下,處理器掛起,主存儲器運行在節能的自刷新模式,只有功耗管理電路、喚醒電路繼續工作?,F有的單片機、ARM等32位RISC處理器一般都支持以上模式,下面分別加以介紹。
單片機的電源管理支持
在傳感器網(wǎng)絡(luò )應用中,傳感器節點(diǎn)一般采用低廉的8/16位單片機,其電池壽命至關(guān)重要。節點(diǎn)工作時(shí)按功率消耗由小到大有睡眠(sleep)、空閑(idle)、接收(receive)及發(fā)送(transmit)等四種模式。大多時(shí)間內,節點(diǎn)都處于睡眠與空閑模式,只有少量能耗。
ATMEL采用picoPower技術(shù)的AVR微控制器顯著(zhù)降低了功耗。這些技術(shù)包括一個(gè)超低功耗晶振、睡眠模式下自動(dòng)終止和重激活欠壓檢測器、能完全停止對外圍設備電力供應的省電寄存器以及能夠關(guān)閉特定管腳輸入的數字輸入中斷寄存器。picoPower技術(shù)使工作電流大幅度降低,減少了斷電狀態(tài)下不必要的功耗,使電池使用壽命得到了延長(cháng)。
ARM的電源管理技術(shù)
ARM以其優(yōu)秀的低功耗技術(shù)在消費類(lèi)電子等領(lǐng)域得到廣泛應用。ARM實(shí)現了不同級別的低功耗管理技術(shù),如表1所示。表1 ARM不同級別的低功耗管理技術(shù)
電源功耗管理級別 | Architecture Level | System Level | Block Level | Logic Level | Process Level |
實(shí)現動(dòng)態(tài)低功耗技術(shù) | Clock Gating | Clocking Domains | voltage Domains | Low Voltage Cells | Low Power Library |
實(shí)現靜態(tài)低功耗技術(shù) | Sleep Mode | Power Gating | State Store/Restore | High Voltage Cells | Artisan PMK |
據ARM估計,32位的Cortex-M3處理器內核以0.19mW/MHz(0.18微米)極低的功耗在特殊應用中占據優(yōu)勢。32位Cortex-M3設備執行任務(wù)的速度比8位設備快許多倍,所以活動(dòng)模式中所用的時(shí)間更短,平均功率相應降低。其功耗如表2所示。表2 Cortex-M3能量消耗
能量消耗 | 1MHZ | 16MHZ | 32MHZ | |
Active | mW | 0.29mW | 4.5mW | 9mW |
Sleep | mW | 0.01mW | 0.16mW | 0.3mW |
Standby | µW | 1µW | 1µW | 1µW |
評論