實(shí)現SOPC的嵌入式軟硬件協(xié)同設計平臺
加入技術(shù)交流群
2．2 電源電路設計
本設計采用了可調三端穩壓器LM1117T-ADJ，可以將電壓進(jìn)行線(xiàn)性轉換，電流為800 mA，3引腳的T0200封裝。Cyclone系列FPGA上電的最大電流為300mA，該芯片可以滿(mǎn)足要求。LM1117需要在輸出與地之間接入電容以維持內部電路的穩定，輸入與地之間也需要接入電容對輸入信號進(jìn)行濾波。具體的連接如圖3所示。本文引用地址：http://dyxdggzs.com/article/150586.htm
2．3 Flash接口電路設計
Flash即閃速存儲器，是一種在系統可電擦寫(xiě)的存儲器。作為一種非易失性存儲器，Flash主要有兩個(gè)功能，一部分用來(lái)存儲數據，另一部分存儲專(zhuān)用程序。
由于不同廠(chǎng)家的Flash的擦寫(xiě)時(shí)序往往不同，Niosll只支持部分常用的Flash，對于不支持的Flash類(lèi)型，需要NiosII系統設計人員自己完成相關(guān)Flash擦寫(xiě)子程序的編寫(xiě)。本平臺采用的AM29LV065 Flash存儲器。采用48腳TSOP封裝，8位數據寬度，工作電壓為2．7～3．6V，讀寫(xiě)操作都較一般Flash省電，僅需要單3 V電壓即可完成在系統編程與擦除操作。
Flash選用的是22×8，即地址總線(xiàn)為22位，數據總線(xiàn)為8位，其連接關(guān)系如圖4所示。
2．4 SDRAM接口電路設計
與Flash存儲器不同，SDRAM不具有掉電保護數據的特性，但其操作都是由時(shí)鐘作為同步?？梢詫⑵淅斫鉃橐粋€(gè)電容，總是傾向于放電，為避免數據丟失，必須定時(shí)刷新(充電)。因此，要在系統中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統中加入刷新控制邏輯電路。
在NiosII系統中，SDRAM主要用于存放運行程序和數據，并且其運行速度比Flash快很多。所以在SOPC系統中，當系統啟動(dòng)后，NiosII CPU首先從復位地址0x0處讀取啟動(dòng)代碼，在完成系統的初始化后，程序代碼一般應調入SDRAM中運行，以提高系統的運行速度。平臺使用的是hynix57V641620HGT，其存儲容量為4Bank×1M×16位(64 Mb)。SDRAM與總線(xiàn)的連接關(guān)系如圖5所示，其刷新頻率是靠FPGA內的PLL經(jīng)過(guò)相移來(lái)提供。
評論