一種基于FPGA控制全彩大屏幕顯示的設計

隨著(zhù)數字技術(shù)的飛速發(fā)展，各種數字顯示屏也隨即涌現出來(lái)有LED、LCD、DLP等，各種數字大屏幕的控制系統多種多樣，有用ARM+FPGA脫機控制系統，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機控制系統，在這里我們講述一種不僅可以用于控制全彩LED大屏幕的顯示，而且還可以作為發(fā)送端輸出高清圖像數據。采用的聯(lián)機控制系統對全彩LED大屏幕進(jìn)行控制。即PC+DVI接口解碼芯片+FPGA芯片+輸出接口模式的聯(lián)機控制系統。

DVI接口概述

DVI全稱(chēng)為Digital Visual Interface，它是基于TMDS（Transition Minimized Differential Signaling，最小化傳輸差分信號）電子協(xié)議作為基本電氣連接。TMDS是一種微分信號機制，可以將像素數據編碼，并通過(guò)串行連接傳遞。顯卡產(chǎn)生的數字信號由發(fā)送器按照TMDS協(xié)議編碼后通過(guò)TMDS通道發(fā)送給接收器，經(jīng)過(guò)解碼送給數字顯示設備。

目前的DVI接口分為兩種，一個(gè)是DVI-D接口，只能接收數字信號，接口上只有3排8列共24個(gè)針腳，其中右上角的一個(gè)針腳為空，不兼容模擬信號。

另外一種則是DVI-I接口，可同時(shí)兼容模擬和數字信號。兼容模擬幸好并不意味著(zhù)模擬信號的D-Sub接口可以連接在DVI-I接口上，而是必須通過(guò)一個(gè)轉換接頭才能使用，一般采用這種接口的顯卡都會(huì )帶有相關(guān)的轉換接頭。

本文敘述中用到的接口是DVI-D全數據接口。

FPGA控制全彩LED大屏幕系統原理

1 DVI解碼芯片控制原理

圖3輸入部分顯示了FPGA芯片控制解碼芯片控制原理圖，所選的FPGA芯片是Xilinx公司的Spantan_3系列的 X3C1400A-5，該芯片可以實(shí)現對DDR_SDRAM最大時(shí)鐘為200MHz的控制。在該系統中用到的DVI解碼芯片是TI公司生產(chǎn)的芯片型號為 tfp401的解碼芯片，該芯片通過(guò)接收由計算機DVI接口傳輸來(lái)的編碼圖像數據，輸出到DVI解碼芯片，該芯片將串行數據解碼成24位的R（Red）、 G(Green)、B(Blue)三原色并行數據，以及行同步、場(chǎng)同步、數據使能和時(shí)鐘信號，然后將解碼后的RGB圖像數據、行同步、場(chǎng)同步、數據使能和時(shí)鐘控制信號送給FPGA芯片，將圖像數據緩沖到FPGA芯片的FIFO中，在這里須注意，當采集圖像的分辨率很大時(shí)，該數據傳輸的時(shí)鐘信號最高可達到 165MHz，輸出的并行圖像數據為24位的數據，所以最大帶寬可達到3.96GHz，在選取外部存儲器是須考慮帶寬的要求。

圖1 DVI-D接口

DDC:Display Data Channel (顯示數據通道)----指主機與顯示設備的通訊方式。基于End-user的即插即用功能的需求，VESA定義了DDC標準。包含 DDC1/DDC2B/DDC2B+等方式。DDC2B是主機與顯示設備準雙向通信，基于I2C通信協(xié)議。只有主機向顯示器發(fā)出需求信號，并得到顯示器的響應后，才送出EDID資料。EDID:Extended Display Identification Data(外部顯示設備標志數據)----指DDC通信中傳輸的顯示設備數據。EDID包含顯示設備的基本參數，如制造廠(chǎng)商、產(chǎn)品名稱(chēng)、最大行場(chǎng)頻、可支持的分辨率等。圖中的E2PROM是一個(gè)重要的存儲器，存儲由計算機傳來(lái)的制造廠(chǎng)商、產(chǎn)品名稱(chēng)、最大行場(chǎng)頻、可支持的分辨率等參數，只有該存儲器工作起來(lái)后，DVI接口才可以正常工作，該存儲器顯示數據通道為DDC，在這里與DVI接口插上時(shí)，該處有個(gè)上拉電阻進(jìn)行指示，計算機會(huì )自動(dòng)將各種參數輸入到該存儲器，這樣才可以從DVI接口輸出以各種參數為標準的圖像數據。

圖2 DVI-I接口