基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識別系統
加入技術(shù)交流群
2.2 目標圖像采集與處理模塊
該模塊主要由DSP處理器TMS320C6416和FPGA來(lái)實(shí)現，DSP和FPGA之間采用主/從方式。其中，DSP主要完成對目標圖像的處理及控制FPGA采樣信號的啟動(dòng)。FPGA則完成對目標圖像的采樣控制過(guò)程，其硬件結構圖如圖2所示。
由攝像頭拍攝到的圖像首先進(jìn)行信號調理，即對圖像進(jìn)行嵌位、錟相、放大以及同步信號分離。然后，由DSP啟動(dòng)對圖像信號的采樣，即控制FPGA進(jìn)行圖像的采樣，同時(shí)通過(guò)中斷查詢(xún)方式(FTNT)，監控FPGA發(fā)出的采樣完成信號。
采用TI公司的TLC5510芯片來(lái)進(jìn)行高速A/D采樣。TLC5510為5V電源、8位、20Msps的高速并行ADC，最大量程為2V。為了達到實(shí)時(shí)處理的目的，本系統只采集灰度圖像，CCD圖像的幀頻為30Hz，幀圖像分辨率為512×512像素，每個(gè)像素點(diǎn)8位量化。
FPGA在行(HS)、場(chǎng)(VS)同步信號和時(shí)鐘信號的驅動(dòng)下，產(chǎn)生A/D采樣的控制信號來(lái)控制采樣過(guò)程，同時(shí)，FPGA提供存儲器地址及片選與讀寫(xiě)控制信號，數字信號按照該地址并在RAM_W有效時(shí)，寫(xiě)入FPGA存儲器RAM中，為圖像預處理作好準備。
采樣完成后，FPGA產(chǎn)生外部中斷，向DSP發(fā)出中斷請求，DSP進(jìn)入中斷處理：FPGA提供RAM的地址信號，并在RAM_R有效時(shí)，DSP將RAM中的采樣數據以EDMA方式讀至同步動(dòng)態(tài)存儲器SDRAM中。SDRAM為4balaks×512 kb×32b，時(shí)鐘主頻為166 MHz，這樣就保證了工作時(shí)所需的存儲容量和實(shí)時(shí)性的要求。數據傳輸完畢，DSP啟動(dòng)FPGA進(jìn)行下一幀圖像的采樣，FPGA再次進(jìn)入采樣控制處理過(guò)程，DSP則對目標圖像數據進(jìn)行預處理和畸變等處理。
在完成對目標圖像的數據處理后，DSP將處理后目標圖像和存儲在ROM中的參考圖像構成的聯(lián)合輸入圖像實(shí)時(shí)輸出到液晶電視上的約定區域內，以便進(jìn)行光信息處理。
2.3 自動(dòng)識別模塊
自動(dòng)識別模塊采用三星公司ARM處理器S3C2440來(lái)完成。S3C2440處理器是基于ARM920T內核的32位RISC嵌入式芯片。該ARM內核的CPU主頻最高可達533MHz，此處使用499MHz，它除了集成3個(gè)串口、SD卡控制器、USB Host控制器、LCD控制器、Nand Flash控制器以及實(shí)時(shí)時(shí)鐘外，還增添了工業(yè)控制總線(xiàn)(CAN)、Camera控制器(數碼攝像機接口)、PCMCIA接口(可接無(wú)線(xiàn)網(wǎng)卡或調制解調器及其他外設)。另外，用1個(gè)96針總線(xiàn)插槽引出CPU的局部總線(xiàn)，可外接其他總線(xiàn)設備并與多方通信。目前，S3C2440已被廣泛應用于工業(yè)控制、多媒體處理、消費類(lèi)電子及網(wǎng)絡(luò )通信等領(lǐng)域。
S3C2440處理器的接口框圖如圖3所示。S3C2440內置Camera控制器，并支持最大為4096×4096像素的圖像輸入，因此本系統對聯(lián)合頻譜圖像的獲取選用130萬(wàn)像素攝像頭進(jìn)行視頻采集與傳輸，通過(guò)Catnera控制器完成對頻譜圖像的數據轉換與存儲，然后對頻譜進(jìn)行振幅調制和傅里葉反變換，得到互相關(guān)結果，從而進(jìn)行判別與處理。
圖3中，64MB NAND Flash采用三星的。K9F1208，用于存放應用程序;2MB的NOR Flash采用AMD的AM29LV160DB，用于存放Bootloader及Kernel;64MBSDRAM采用現代的HY57V561620;32KB FRAM(鐵電存儲器)，減少對Flash的頻繁操作，延長(cháng)Flash壽命，同時(shí)防止掉電時(shí)數據丟失。
S3C2440作為主控處理器，還負責與上位機進(jìn)行通信，并可通過(guò)網(wǎng)卡與Internet進(jìn)行互聯(lián)，實(shí)現該系統的智能化與網(wǎng)絡(luò )化。另外，還可通過(guò)USB接口進(jìn)行數據的存取。2.4 系統軟件主流程
該光電混合圖像識別系統工作主流程如圖4所示。ARM和DSP在完成初始化后，通過(guò)HPI口加載DSP程序并通過(guò)中斷激活DSP運行;DSP在工作后啟動(dòng)FPGA，FPGA控制A/D采樣芯片進(jìn)行實(shí)時(shí)圖像采集。
評論