基于SOPC的車(chē)輛息線(xiàn)控制器設計方案

　　基于上述SOPC系統，設計了一個(gè)基本的MVB節點(diǎn)，以實(shí)現過(guò)程數據傳輸。該節點(diǎn)將Oxl4地址設置為源端口。當主幀輪詢(xún)0x14地址時(shí)，本節點(diǎn)將此端口里的數據打包成從幀發(fā)送到總線(xiàn)上面，以刷新0x14地址的宿端口。

　　MVB模塊頭文件altera_avalon_mvb.h的設計，包括總線(xiàn)訪(fǎng)問(wèn)IP核寄存器讀寫(xiě)的宏定義。

　　在主函數里置MVB總線(xiàn)接收允許位，循環(huán)等待接收MVB主控制器發(fā)過(guò)來(lái)的主幀。節點(diǎn)在接收到主幀之后，程序進(jìn)入中斷處理程序。在巾斷程序里提取接收到的主幀里的端口地址，并與自身預設的端幾地址碼進(jìn)行比較。如果地址碼相符，則節點(diǎn)將本端口的數據通過(guò)MVB發(fā)送器發(fā)到總線(xiàn)上，實(shí)現端口數據刷新操作。

　　主循環(huán)代碼節選：

　　4 仿真與實(shí)測波形

　　4.1 仿真波形

　　在本實(shí)驗中，對實(shí)驗室設計的MVB板卡進(jìn)行了功能仿真和FPGA驗證.通過(guò)對過(guò)程數據的發(fā)送與接收驗證了所搭建的MVB系統。對MVB總線(xiàn)控制器發(fā)送過(guò)程的主從幀仿真結果如圖10所示。發(fā)送的主從幀數據都為0x0055，包含1個(gè)幀頭及8位CRC校驗數據。

　　4.2 實(shí)測波形

　　編好程序后，再編譯一遍QuartersII工程文件，將得到的.pof文什下載至FPGA內。上電后用示波器測輸出引腳，便可觀(guān)察到MVB從幀波形，實(shí)測波形如圖11所示。對照IEC-61375協(xié)議標準，可以判斷出該渡形為符合標準的正確波形，并且源端口節點(diǎn)上收到了正確的數據，從而證明該過(guò)程數據端口成功刷新。

　　結語(yǔ)

　　目前，MVB控制器實(shí)現了實(shí)驗室環(huán)境中過(guò)程變量的正確接收和發(fā)送。本總線(xiàn)訪(fǎng)問(wèn)IP核實(shí)現的功能與MVBC相當，但是由于采用了先進(jìn)的SOPC設計技術(shù)，其體系結構大大簡(jiǎn)化，設計難度也大大降低，在通用性方面有了很大的提高。