PCI9656實(shí)現與CPCI總線(xiàn)通信的雷達信號處理板

　　(1)PCI9656使LHOLD變高申請局部總線(xiàn)控制權;FPGA檢測到后，立即回應使LHOLDA變高告知PCI9656局部總線(xiàn)申請成功。PCI9656使ADS變低、LW/R變高，然后發(fā)送主機地址;FPGAl根據高位地址譯碼生成DSP片選信號，根據LW/R將主機接口配置為寫(xiě)方式，同時(shí)使能PCI9656的READY。

　　(2)PCI9656檢測到READY后，將數據寫(xiě)入雙口RAM。數據傳輸完畢后PCI9656使READY無(wú)效，收回LHOLD;FPGAl接著(zhù)撤消LHOLDA。

　　(3)FPGAl向相應的DSP發(fā)出HBR和WRL申請總線(xiàn)控制權并請求對DSP寫(xiě)數據操作，DSP檢測到信號返回HBG和ACK。FPGAl檢測到ACK信號后，開(kāi)始將雙口RAM中的數據發(fā)送給DSP。數據傳輸完畢后FPGA使WRL無(wú)效，撤銷(xiāo)HBR;DSP接著(zhù)撤銷(xiāo)HBG和ACK。此次寫(xiě)操作完成。

　　4 結 語(yǔ)

　　提出的基于CPCI總線(xiàn)的高速通用雷達信號處理板設計，繼承了CPCI總線(xiàn)可靠、可擴展、通用性強的特點(diǎn)。PCI9656橋芯片和FPGAl邏輯轉換芯片實(shí)現板外主機對DSP的訪(fǎng)問(wèn)。通過(guò)FPGA2將Rocket_IO口與DSP的LinkPort口互聯(lián)實(shí)現數據的高速傳輸。