VC5402與外部存儲器的接口設計

作為DSP 芯片與外界交換數據的重要關(guān)口,外擴存儲器接口的優(yōu)劣程度直接影響著(zhù)DSP 的適應性和控制功能,同時(shí),高性能、靈活性強的外部存儲器接口也是利用DSP 搭建圖像采集處理系統的重要保證?；谏鲜鲈?本文提出了一種基于CPLD 的VC5402 存儲器擴展方案,此方法具有接口靈活、調試方便的優(yōu)點(diǎn)。

　 圖像采集處理系統中資源的配置情況

為了更方便地了解VC5402 與外部存儲器的接口設計,本文首先介紹在設計的圖像采集處理系統中VC5402的資源配置狀況。

VC5402 有3 個(gè)比特位(MP/ MC # ,OVL Y,DROM)共同影響著(zhù)存儲器的結構,用戶(hù)可以根據需要修改PMST的值來(lái)配置存儲空間。

本文采用了微處理器模式,設置MP/ MC # = 1 ,片上4 k 字的ROM 不映射到程序區,即ROM 不可訪(fǎng)問(wèn)。設置OVL Y= 0 ,片內16 k 字的RAM 不映射到程序存儲器,使64 k 字的程序存儲空間全部配置成外部存儲器,利用2 片SRAM(記為SRAM1 ,SRAM2) 存放采集到的圖像數據。

DSP 每執行一次復位,都將DROM 清零,在系統中沒(méi)有改變該比特位的設置, 這樣使得數據存儲空間的低48 k 字全都對應外部存儲器,其中低32 k 字空間映射為外掛FLASH ,用來(lái)存放引導程序、中斷矢量表和用戶(hù)代碼等內容,其他16 k 字的空間映射為SRAM(記為SRAM3)用來(lái)存放數據處理的結果。

對于擴展程序存儲空間、擴展數據存儲空間所需要的時(shí)延可以通過(guò)軟件編程的方法對DSP 的等待狀態(tài)寄存器(SWWSR) 進(jìn)行設置,使之達到最快速度。這樣就避免了使用硬件進(jìn)行握手通信,簡(jiǎn)化了接口的設計。

　 程序存儲器的擴展

系統中實(shí)際采集到的圖像數據量大約有1 M ×8 b ,而VC5402 的數據空間只有64 k 字,并且VC5402 內部具有16 k 字的隨機存儲器和4 k 字的只讀存儲器,遠遠不能滿(mǎn)足存儲要求,因此需要將數據空間擴展到1 MB才能實(shí)現圖像數據的存儲。由于VC5402 的程序空間可以擴展到1 M ×16 b ,而且具有專(zhuān)門(mén)訪(fǎng)問(wèn)擴展存儲器的指令?？紤]到數據空間擴展的復雜性,我們將采集到的圖像數據直接存放在擴展的程序空間中。系統中選用兩片SRAM( IS61LV5128AL–12) 用來(lái)存放原始數據,IS61LV5128AL–12 芯片是512 k ×8 b 的高速CMOS 靜態(tài)存儲器,存取速度為12 ns。

兩片存儲器接口的實(shí)現方案設計如圖1 所示.其中SRAM-CE1 ,SRAM-CE2 ,OE ,WE分別為2 片SRAM 的片選信號、讀使能信號、寫(xiě)使能信號,這些邏輯組合是通過(guò)CPLD 實(shí)現的。仿真波形圖如圖2 所示。

進(jìn)行程序空間擴展時(shí),DSP 地址線(xiàn)的A (0) ～A (19)位都是有效的。VC5402 的程序空間被組織為16 頁(yè),每頁(yè)64 k 字。內部64 k 字的程序空間可以直接訪(fǎng)問(wèn),當訪(fǎng)問(wèn)超過(guò)64 k 字的程序區時(shí),DSP 并不能提供直接訪(fǎng)問(wèn)XPC寄存器的指令(程序空間是按頁(yè)進(jìn)行管理的,頁(yè)地址放在XPC 寄存器中) ,這時(shí)使用WRITA 和READA 這兩條指令可以對高端程序空間進(jìn)行訪(fǎng)問(wèn),要么把數據空間的數據送到程序空間,要么把程序空間的數據送到數據空間,采用累加器尋址方案才能影響XPC 寄存器的值。

這種方案的優(yōu)點(diǎn)在于:不用進(jìn)行數據區的擴展,直接利用VC5402 可擴展的程序區,簡(jiǎn)單方便。

　數據存儲器空間的擴展

脫機運行是此系統最主要的特點(diǎn),所以必須考慮到存放脫機程序這一問(wèn)題。在采集處理系統中,將存放程序的FLASH 映射在VC5402 的數據空間,由于圖像處理算法的復雜性,只靠VC5402 的數據空間難以滿(mǎn)足需求,因此需要對VC5402 進(jìn)行數據空間擴展。

系統中選用了FLASH 存儲器SST39VF400A ,該芯片的容量是256 k ×16 b ,他是一種低電源電壓芯片,工作電壓為3. 3 V ,速度是70 ns ,能和VC5402 實(shí)現無(wú)縫接口,數據保存時(shí)間超過(guò)100 年,他具有容量大、掉電后數據不丟失、可在線(xiàn)快速讀寫(xiě)、可整片或者分頁(yè)擦除等特點(diǎn),同時(shí)由于其內部已經(jīng)固化了相應的程序,使用時(shí)只需向特定的地址寫(xiě)入特定的命令字序列,這樣使得SST39VF400A 的讀寫(xiě)操作非常簡(jiǎn)單靈活。

另外,擴展了64 k ×16 b 的SRAM( SRAM3 ,型號為CY7C1021) 用來(lái)存放數據處理的結果,映射到VC5402 的外部數據空間。CY7C1021 除了電源和地以外,還有幾個(gè)關(guān)鍵信號引腳如CE # ,WE # ,OE # ,BL E ,BHE 等。BL E決定該芯片的低字節是否有效,即數據位的低8 位是否有效,而B(niǎo)HE 則決定芯片的高字節(高8 位) 是否有效,引腳為低電平時(shí)有效。因為VC5402 的數據線(xiàn)為16 位,即其所用的寄存器和存儲器都應該是16 位, 所以應該將CY7C1021 的高低字節都使能,使其有效,將BHE ,BL E 通過(guò)360 Ω的電阻接地。

VC5402 的真正I/ O 引腳只有2 個(gè)BIO # 和XF ,而且是單向的,這樣他的I/ O 引腳太少,滿(mǎn)足不了設計的要求。本方案將VC5402 的數據總線(xiàn)D[ 0 :2 ]擴展為通用I/ O 口來(lái)彌補I/ O 口的不足。數據空間擴展的具體方法: 將CPLD 作為DSP 的1 個(gè)I/ O 口,DSP 的數據線(xiàn)D[ 0 :2 ] 接至CPLD 的輸入端。當DSP 的I/ O 選通信號IOSTRB #和IS # 有效時(shí), DSP 通過(guò)這個(gè)I/ O 向CPLD 寫(xiě)數據D[ 0 :2 ] ,在CPLD 內部進(jìn)行邏輯組合,完成數據鎖存,等到數據選通信號有效時(shí),將鎖存的數據輸出,產(chǎn)生分頁(yè)信號Page[ 0 :2 ] ,分別接在FLASH 和SRAM3 的高端地址上。

要訪(fǎng)問(wèn)擴展的數據空間,必須通過(guò)CPLD 產(chǎn)生的頁(yè)信號進(jìn)行選擇。256 k ×16 b 的FLASH 被組織為8 頁(yè),每頁(yè)為32 k字長(cháng),信號Page2 , Page1 , Page0 負責對FLASH 各頁(yè)進(jìn)行選擇。64 k ×16 b 的SRAM3 被劃分為4 頁(yè),每頁(yè)為16 k字長(cháng),信號Page1 , Page0 負責對各頁(yè)進(jìn)行選擇。在Flash中,每頁(yè)的32 k 字被映射到數據空間的08000 H ～0FFFFH 區域;在SRAM3 中,每頁(yè)的16 k 字被映射到數據空間的04000 H～07FFFH。頁(yè)信號產(chǎn)生的程序如下:

CPLD-CS = DSP-IS OR (NOT DSP -A7) ;

CPLD-CS-IO = CPLD-CS OR DSP-RW

OR DSP-IOSTRB ;

CPLD-CS-M = DSP-DS OR DSP-MSTRB

OR DSP-RW;

PROCESS(CPLD-CS-IO ,CPLD-CS-M)

BEGIN

IF CPLD-CS-IO =′0′THEN

QQ = DSP-D ;

END IF ;

IF CPLD-CS-M =′0′THEN

Q = QQ ;

END IF ;

END PROCESS ;

認真分析了本方案中VC5402 數據存儲空間的分配特點(diǎn)后,使用VC5402 的DSP A15 和數據選通信號DS #的邏輯組合來(lái)選通FLASH 和SRAM3 ,具體的連接如圖3所示,其轉換邏輯由CPLD 編程實(shí)現。

外擴FLASH 和SRAM 的讀寫(xiě)控制信號的邏輯也是在CPLD 中實(shí)現的,數據存儲器擴展所需控制信號的仿真波形圖如圖4 所示。