基于FPGA的系統易測試性的研究

引 言
　　現代科技對系統的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統中應用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調試和檢驗變成設計中最困難的一個(gè)流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn)，除了提供高速并行總線(xiàn)接口外，正迅速向高速串行接口的方向發(fā)展，FPGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I(mǎi)／O的測試和驗證更成為傳統專(zhuān)注于FPGA內部邏輯設計的設計人員所面臨的巨大挑戰。這些挑戰使設計人員非常容易地將絕大部分設計時(shí)間放在調試和檢驗設計上。

　　本文就調試FPGA系統時(shí)遇到的問(wèn)題及有助于提高調試效率的方法，針對Altera和Xilinx的FPGA調試提供了最新的方法和工具。

　　1 FPGA一般設計流程

　　在FPGA系統設計完成前，有2個(gè)不同的階段：設計階段、調試和檢驗階段，如圖1所示。設計階段的主要任務(wù)是輸入、仿真和實(shí)現；調試和檢驗階段的主要任務(wù)是檢驗設計，校正發(fā)現的錯誤。

　　1.1 設計階段

　　在這一階段不僅要設計，而且要使用仿真工具開(kāi)始調試。實(shí)踐證明，正確使用仿真為找到和校正設計錯誤提供了一條有效的途徑。但是，不應依賴(lài)仿真作為調試FPGA設計的唯一工具。

　　在設計階段，還需要提前考慮調試和檢驗階段，規劃怎樣在線(xiàn)快速調試FPGA，這可以定義整體調試方法，幫助識別要求的任何測試測量工具，確定選擇的調試方法對電路板設計帶來(lái)的影響。針對可能選用的FPGA存在的高速總線(xiàn)，除了考慮邏輯時(shí)序的測試和驗證外，還應該充分考慮后面可能面臨的信號完整性測試和分析難題。

　　1.2 調試和檢驗階段

　　在調試階段，必須找到仿真沒(méi)有找到的棘手問(wèn)題。怎樣以省時(shí)省力的方式完成這一工作是一個(gè)挑戰。本文將研究如何選擇正確的FPGA調試方法及如何有效地利用新方法的處理能力，這些新方法可以只使用少量的FPGA針腳查看許多內部FPGA信號。如果使用得當，可以突破最棘手的FPGA調試問(wèn)題。

　　1.3 FPGA調試方法

　　在設計階段需要作出的關(guān)鍵選擇是使用哪種FPGA調試方法。在理想情況下，設計者希望有一種方法，這種方法可以移植到所有FPGA設計中，能夠洞察FPGA內部運行和系統運行過(guò)程，為確定和分析棘手的問(wèn)題提供相應的處理能力。

　　基本在線(xiàn)FPGA調試方法有2種：使用嵌入式邏輯分析儀以及使用外部邏輯分析儀。選擇使用何種方法取決于項目的調試需求。