FPGA并行數字序列傳輸與接口技術(shù)的研究和應用

　　1）一個(gè)節點(diǎn)的模塊：

　　2）頂層整體調用模塊

　　3）信息傳輸界面問(wèn)題

　　上述人工神經(jīng)網(wǎng)絡(luò )運算中不同層次間的數據交錯序列式傳輸采用了如下方式：從輸出到 輸入、從輸入到運算邏輯通過(guò)wire 定義的網(wǎng)線(xiàn)執行無(wú)延時(shí)傳輸；各節點(diǎn)輸出通過(guò)reg 定義 為寄存器，使信號能實(shí)現各自異步計算而同步輸出的效果，而輸出的條件用always 進(jìn)行檢 測。逐層的交錯傳輸采用頂層模塊套用子模塊的方式進(jìn)行，同一層次的各節點(diǎn)的同類(lèi)型運算 均并行操作，既節省了時(shí)間，又節省了模塊。

　　4 結束語(yǔ)

　　通過(guò)網(wǎng)線(xiàn)、寄存器、鎖存器、多層次模塊套用等技術(shù)的應用與數學(xué)算法的變換處理，大多數現代信息處理、統計學(xué)計算及控制過(guò)程的復雜算法都可以實(shí)現完全并行處理與序貫交錯 傳遞的最佳時(shí)間性綜合運行而體現其快速、遞推、多維和實(shí)時(shí)性。 在Xilinx 公司提供的 ISE10.1 設計工具軟件平臺上對LC3S400PQ205 型FPGA 產(chǎn)品進(jìn)行上述簡(jiǎn)單前向型人工神經(jīng)網(wǎng) 絡(luò )的硬件結構數據流描述設計，得到的整體模塊只占用了將近15 萬(wàn)個(gè)門(mén)（而整個(gè)芯片具有 40 萬(wàn)個(gè)門(mén)），完成一組采樣值的全過(guò)程計算時(shí)間為16ms。加上FPGA 的在線(xiàn)實(shí)時(shí)可重構性， 使得該項技術(shù)可以在宇宙或環(huán)球航行、高空與深海測量、危險區或動(dòng)物體非介入性試驗等多 種領(lǐng)域的高科技信息處理與控制中發(fā)揮特殊作用。