基于NiosII的I2C總線(xiàn)接口的實(shí)現

為了保護NiosⅡ嵌入式系統的運行現場(chǎng)，在掉電之前，需要把系統的重要數據保存在非易失存貯器中。針對這種保存的數據量不大特點(diǎn)，本文提出采用NiosⅡ+AT24C02設計方案，在介紹AT24C02A芯片主要特性和分析I2C通信協(xié)議原理基礎上，重點(diǎn)介紹Nios Ⅱ與AT24C02A之間接口電路的設計方法，包括接口電路的寄存器定義、邏輯功能模塊設計和驅動(dòng)程序的編寫(xiě)三個(gè)方而的內容，利用嵌入式邏輯分析儀（SigalTap Ⅱ Logic Analyzer）來(lái)分析接口信號時(shí)序，分析結果表，本接口所產(chǎn)生的讀寫(xiě)時(shí)序滿(mǎn)足I2C的通信協(xié)議要求，驗證了設計的正確性。

1 AT24C02A芯片簡(jiǎn)介

AT24C02A芯片，是由ATMEL公司生產(chǎn)的基于I2C總線(xiàn)型的串行電可擦除的可編程存儲器(EEPROM)，內部含有2Kbit的存儲單元，是通過(guò)二根線(xiàn)(SDL與SCL)與外部I2C控制器交換數據。

AT24C02A芯片的主要特性如下：

低電壓和標準電壓操作

-2．7(VCC=2．7V至5．5V)

-1．8(VCC=1．8V至5．5V)

片內存儲容量為256×8 bit(2K)

2線(xiàn)串行接口

施密特觸發(fā)器，過(guò)濾輸入的噪聲抑制

雙向數據傳輸協(xié)議

100 kHz(1．8V、2．5V、2．7V)和400 kHz(5V)兼容性

寫(xiě)保護引腳的硬件數據保護。

2 I2C通信協(xié)議

2．1 I2C通信協(xié)議簡(jiǎn)介

AT24C02A器件采用成本低廉的I2C(Inter integrat-ed Circuit)總線(xiàn)通信協(xié)議，ＳＤＡ和ＳＣＬ均為雙向Ｉ／Ｏ線(xiàn)，通過(guò)上拉電阻接正電源。當總線(xiàn)空閑時(shí)，兩根線(xiàn)都是高電平。連接總線(xiàn)的器件的輸出級必須是集電極或漏極開(kāi)路的。Ｉ2Ｃ總線(xiàn)的數據傳送速率在標準工作方式下為１００ｋｂｉｔ／ｓ，在快速方式下，最高傳送速率可達４００ｋｂｉｔ／ｓ。

在數據傳送過(guò)程中，必須確認數據傳送的開(kāi)始和結束信號（也稱(chēng)啟動(dòng)和停止信號）。當時(shí)鐘線(xiàn)ＳＣＬ為高電平時(shí)，數據線(xiàn)ＳＤＡ由高電平跳變?yōu)榈碗娖絼t定義為開(kāi)始信號；當ＳＣＬ為高電平時(shí)，ＳＤＡ由低電平跳變?yōu)楦唠娖絼t定義為結束信號。開(kāi)始和結束信號都由主器件產(chǎn)生。在開(kāi)始信號以后， 總線(xiàn)即被認為處于忙狀態(tài)；在結束信號以后的一段時(shí)間內，總線(xiàn)被認為是空閑狀態(tài)。

在Ｉ2Ｃ總線(xiàn)開(kāi)始信號后，依次送出器件地址和數據，Ｉ2Ｃ總線(xiàn)上每次傳送的數據字節數不限，但每一個(gè)字節必須為８位，而且每個(gè)傳送的字節后面必須跟一個(gè)認可位（第９位），也叫應答位（ＡＣＫ）。從器件的響應信號結束后，ＳＤＡ線(xiàn)返回高電平，進(jìn)入下一個(gè)傳送周期。

2．2 AT24C02A器件讀寫(xiě)時(shí)序

一個(gè)寫(xiě)功能要求一個(gè)8位數據字地址隨設備地址字和acknowledgement（承認）。在這個(gè)地址的收據之上，EEPROM將再響應由一個(gè)0且時(shí)鐘在第一個(gè)8位數據字。隨著(zhù)8位數據字的收據，EEPROM將輸出一個(gè)0且尋址設備，例如一個(gè)微控制器，必須指定帶停止條件的寫(xiě)時(shí)序。在這個(gè)時(shí)間EEPROM進(jìn)入一個(gè)internally-timed（內部定時(shí)）寫(xiě)時(shí)序，tWR，對于非易失性?xún)却?。所有輸入關(guān)閉在這個(gè)鞋周期之間且EEPROM將不響應直到寫(xiě)完成（關(guān)系Figure 2）。

讀功能被初始化與寫(xiě)功能相同由外部的讀/寫(xiě)選擇位在設備地址字被設置為1。有三個(gè)讀功能：當前地址讀取，隨機地址讀取和順序讀取。

當前地址讀?。簝炔繑祿值刂酚嫈灯靼詈笠粋€(gè)地址訪(fǎng)問(wèn)在最后一個(gè)讀或寫(xiě)功能期間，以1遞增。這個(gè)地址保持有效在芯片電源提供工作期間。地址“折返”在讀來(lái)自于最后內存頁(yè)到第一頁(yè)的第一個(gè)字節期間。這個(gè)地址“折返”在寫(xiě)來(lái)自于當前頁(yè)的最后一個(gè)字節到同樣頁(yè)的第一個(gè)字節期間。

圖2為寫(xiě)(讀)AT24C02A器件中指定地址存儲單元的數據幀格式，圖2(a)為寫(xiě)操作的幀格式，(b)為讀操作幀格式。要想把一個(gè)字節數據發(fā)送到器件中(或從器件中讀取一個(gè)字節數據)除了給出具體的地址信息之外，還要給出該器件的控制信息：首先由控制器發(fā)出“啟動(dòng)”信號，啟動(dòng)I2C總線(xiàn)的通信，然后發(fā)送一個(gè)控制字節，前7位為器件的片選地址，最后1位為讀寫(xiě)控制位，“0”表示寫(xiě)，“1”表示讀。當傳完控制字節之后，掛在I2C總線(xiàn)的所有的器件比較控制字節片選地址(前7位)是否與自已的物理地址一致，如一致，則發(fā)一個(gè)應答信號?？刂破鹘邮盏綉鹦盘栔?，再發(fā)器件內部存儲單元地址和其他的信息。

3 AT24C02A讀寫(xiě)控制接口設計

3．1 寄存器組定義

為了實(shí)現NiosⅡI能與外部設備進(jìn)行交換數據，首先要在A(yíng)T24C08讀寫(xiě)控制接口中定義寄存器，包括數據寄存器、狀態(tài)寄存器和控制寄存器。表4-1AT24C02A讀寫(xiě)控制器內部寄存器定義的情況：STate_Re為此接口電路的狀態(tài)寄存器，最低位有效，用來(lái)表示接口電路的狀態(tài)，“1”表示接口處于“忙”狀態(tài)中，此時(shí)表示接口正處于讀寫(xiě)外部設備(AT24C02A)中，不能對此控制接口進(jìn)行操作，只到接口處于“0”狀態(tài)時(shí)為止；Address_Re為數據寄存器，用于存放NiosⅡ要訪(fǎng)問(wèn)AT24C02A器件內部單元的地址數據；CONtrol_Re為控制寄存器，控制著(zhù)接口電路啟動(dòng)或停止，“1”為啟動(dòng)，“0”停止；Data_Re為數據寄存器，用于存放傳輸的數據；Con_r／w_Re為控制寄存器，控制數據的傳輸方向，高電平為讀(輸入)，低電平為寫(xiě)(輸出)。

3．2 邏輯功能模塊設計

在接口電路中，除了定義接口電路的寄存器組之外，還要利用硬件描述語(yǔ)言來(lái)描述接口電路要實(shí)現的功能，即邏輯功能模塊的設計。接口電路要完成的主要功能是，用接口電路產(chǎn)生如圖3所示的時(shí)序，成功讀寫(xiě)外部存儲器件。在本設計中，采用了有限狀態(tài)機來(lái)實(shí)現這一功能，圖3為本設計的各個(gè)狀態(tài)之間轉換狀態(tài)圖：當NiosⅡ要交換數據時(shí)，首先要讀State_Re的值，并判定電路是否為“空閑”狀態(tài)，只有狀態(tài)機處在空閑狀態(tài)，才允許進(jìn)行一次讀寫(xiě)操作，并修改狀態(tài)寄存器的值為“忙”狀態(tài)；當完成一次讀寫(xiě)操作時(shí)，修改狀態(tài)寄存器的值為“閑”狀態(tài)。

4 在NiosⅡIDE環(huán)境中軟件設計

打開(kāi)NiosⅡEDS，并點(diǎn)擊new菜單建立工程文件，在IDE環(huán)境中完成接口電路驅動(dòng)程序編寫(xiě)。驅動(dòng)程序主要的任務(wù)，是判斷接口電路所處的狀態(tài)，當接口電路處于“閑”狀態(tài)時(shí)，設置好接口電路中的寄存器中的值，并啟動(dòng)一次讀寫(xiě)操作。圖4為驅動(dòng)程序的算法流程圖。

5 測試結果

為了驗證設計的正確性，對以上設計進(jìn)行測試。在測試的過(guò)程中，可以利用嵌入式邏輯分析儀(SigalTapⅡLogic Analyzer)來(lái)分析信號時(shí)序，打開(kāi)工程文件，點(diǎn)擊File菜單，為本設計新建一個(gè)矢量波形文件(Vectorwaveform File)，把要測試的信號添加到此文件中來(lái)，并設置好相關(guān)參數，保存并編譯系統，然后把系統的配制文件下載到EP1C6Q240C8可編程器件中等待調試，最后，在：NiosⅡ的ID E中，把驅動(dòng)程序下載到可編程器件中，并在QuartusⅡ軟件中打開(kāi)矢量波形文件，觀(guān)察被測信號的時(shí)序，圖5為接口電路把數據為“11111111”寫(xiě)到地址為“10101010”單元中的時(shí)序圖。從圖可以看出，啟動(dòng)時(shí)序、數據傳輸時(shí)序和停止時(shí)序都滿(mǎn)足I2C通信協(xié)議要求，驗證了本接口電路的正確性。

6 結束語(yǔ)

本文在討論了I2C通信協(xié)議的基礎上，重點(diǎn)介紹了AT24C02A讀寫(xiě)接口電路設計方法，包括接口電路的寄存器定義、邏輯功能模塊設計和驅動(dòng)程序的編寫(xiě)，并利用嵌入式邏輯分析儀(SigalTapⅡLogic Analyzer)對本接口電路進(jìn)行測試，測試結果表明，本設計滿(mǎn)足設計要求，并在實(shí)際電路中得到應用。