基于多相技術(shù)的大型濾波器的實(shí)現方案
加入技術(shù)交流群
現在讓我們假設主時(shí)鐘正在以某一頻率fHz運行。像往常一樣，在濾波操作之后任何不要的樣本將被丟棄，但這樣做是低效率的，因為這意味著(zhù)是以完全的時(shí)鐘頻率在進(jìn)行濾波。用另一種方式來(lái)看這種操作，即在每個(gè)時(shí)鐘時(shí)刻，每個(gè)抽頭級執行乘法和加運算。
相比多相實(shí)現的情況，我們可以將原來(lái)的8抽頭FIR濾波器分為四個(gè)2抽頭子濾波器，如圖12所示。
假設同樣的主時(shí)鐘以f Hz的頻率運行，我們可以想象輸入數據流被送入一個(gè)旋轉開(kāi)關(guān)（當然，這可用標準的邏輯技術(shù)來(lái)實(shí)現）。第一個(gè)數據值送入第一個(gè)子濾波器;第二個(gè)數據值送入第二個(gè)子濾波器;第三個(gè)數據值送入第三個(gè)子濾波器;第四個(gè)數據值送入第四個(gè)子濾波器。然后，我們進(jìn)行“循環(huán)”操作，以便第五個(gè)數據值送入第一個(gè)子濾波器;第六個(gè)數據值送入第二個(gè)子濾波器;等等。
使用子濾波器減少了可能的飽和/溢出（發(fā)生任何飽和/溢出通常只需要在最后的函數求和時(shí)進(jìn)行處理）。另外，使用子濾波器具有一個(gè)直接有效的優(yōu)點(diǎn)，因為在執行濾波操作之前，我們有效地“抽取”了數據。這也意味著(zhù)，我們的四個(gè)子濾波器中的每個(gè)都能有效地以F ÷ 4Hz的頻率運行，如圖13所示。
圖13 4 × 2抽頭多相濾波器的運行情況
除了任何寄存器和一般用途的邏輯，常規8抽頭FIR濾波器中的每個(gè)抽頭包含一個(gè)乘法器和一個(gè)加法器，當然為我們提供了總共8個(gè)乘法器和8個(gè)加法器。濾波器之后需要一些額外的邏輯，以便丟棄任何不想要的樣本。
同樣，在我們最初的4 × 2抽頭多相實(shí)現中的每一個(gè)抽頭含有一個(gè)乘法器和一個(gè)加法器，再次為我們提供了總共8個(gè)乘法器和8個(gè)加法器。在多相實(shí)現中，需要實(shí)現“旋轉開(kāi)關(guān)”送入濾波器的邏輯數量大約相當于在常規8抽頭FIR濾波器中丟棄不要的樣本所需的邏輯。
當然，多相實(shí)現還需要一些額外的邏輯和一個(gè)加法器累加來(lái)自四個(gè)子濾波器的結果。因此，最終的結果是，最初的多相實(shí)現需要比傳統的8抽頭FIR濾波器更多一點(diǎn)的邏輯。
然而，對于傳統的8位FIR濾波器，在每個(gè)時(shí)鐘都要執行8次乘和8次加。相比最初的多相實(shí)現的情況，在任何主時(shí)鐘時(shí)刻，只有一個(gè)子濾波器是工作的。由于在這個(gè)例子中每個(gè)子濾波器含有兩個(gè)抽頭，這意味著(zhù)這個(gè)功能的濾波器部分在每個(gè)時(shí)鐘只進(jìn)行兩次乘法和兩次加法。
當然，從四個(gè)子濾波器收集結果的求和功能還必須在每個(gè)主時(shí)鐘進(jìn)行加（在每4時(shí)鐘周期開(kāi)始時(shí)，這個(gè)累加器清零;它從四個(gè)子濾波器收集結果; 在每4時(shí)鐘周期結束時(shí)，它產(chǎn)生一個(gè)新的值）。
這意味著(zhù)，最初的多相實(shí)現的每個(gè)子濾波器有效地以常規8抽頭FIR濾波器1/ 4的頻率運行。反過(guò)來(lái)，這意味著(zhù)最初多相實(shí)現只在每個(gè)主時(shí)鐘進(jìn)行兩次乘法和三次加法（包括加法器的加操作），從而大大節省了功耗。
此外，在最初的多相實(shí)現中，由于四個(gè)子濾波器的每個(gè)只用了1/4的時(shí)間，這意味著(zhù)在任何特定時(shí)間，我們實(shí)際上只需要其中的一個(gè)，這使我們更加完善了實(shí)現方法，如圖14所示。
在這種情況下，我們采用了單一的2抽頭子濾波器，每個(gè)抽頭含有乘法器和加法器。在每個(gè)主時(shí)鐘，我們選擇合適的系數對。每一個(gè)抽頭需要額外的寄存器和用于維護的邏輯，但與減少的乘法器和加法器相比，與我們的最初多相實(shí)現相比，這是微不足道的。
當然，在我們原來(lái)的多相實(shí)現中，我們仍然要在每個(gè)主時(shí)鐘時(shí)刻執行兩次乘法和三次加法，。這些抽取實(shí)現例子的總結如表1所示。
表1抽取實(shí)現實(shí)例的總結
利用多相FIR濾波器進(jìn)行內插
現在讓我們來(lái)考慮內插的情況。首先讓我們先考慮一個(gè)基于常規8抽頭FIR濾波器的內插子系統的符號表示，如圖15所示。
圖15傳統的基于8抽頭FIR濾波器的內插器的符號表示
針對這些例子的用途，我們假設內插因子為L(cháng) = 4，主時(shí)鐘頻率為FHz。正如先前所討論的，向上采樣（插入零值樣本的過(guò)程）發(fā)生在濾波操作之前。
現在讓我們來(lái)考慮一個(gè)最初的多相實(shí)現，我們原來(lái)的8抽頭FIR濾波器被分成四個(gè)2 抽頭子濾波器，如圖16所示。
圖16 基于4 × 2抽頭多相濾波器的內插器的符號表示
在這種情況下，相同的輸入數據流面向所有的四個(gè)子濾波器，在子濾波器輸出之間輪流產(chǎn)生主輸出數據流。最終的結果是，多相實(shí)現含有如同我們的常規8抽頭FIR濾波器相同數量的乘法器和加法器。然而，因為在內插之前進(jìn)行了濾波，子濾波器只需要以1 / 4的主時(shí)鐘頻率運行，從而大大節省了功耗（這里主時(shí)鐘用于子濾波器輸出之間的采樣）。
此外，多相實(shí)現不需要向上采樣（零值插入）的邏輯。當然，我們可以用完全運行于主時(shí)鐘頻率和復用系數的單個(gè)2抽頭子濾波器取代原來(lái)的多相濾波器實(shí)現。
內插實(shí)現的這些例子的總結見(jiàn)表2 。
表2內插實(shí)現實(shí)例的總結
總結
DSP設計人員的工具箱的支柱之一是有限脈沖響應（ FIR ）濾波器。FIR濾波器越長(cháng)（有大量的抽頭），濾波器的響應越好。但是更多的抽頭增加了邏輯要求、增加了計算的復雜性，增加了功耗，以及有更大可能的飽和/溢出。
多相技術(shù)3可用于實(shí)現濾波器，提供可比較的結果，而使用較少的邏輯，需要更少的計算資源、消耗更低的功率，并減少了可能的飽和/溢出。
所有這一切都意味著(zhù)，多相基于濾波器的抽取器、內插器和重采樣功能是非常適合用更小的中檔FPGA來(lái)實(shí)現，如Lattice半導體公司的擁有 SERDES功能的LatticeECP3系列，它具有高性能的sysDSP模塊。它的特點(diǎn)是有dual-slice結構，具有級聯(lián)/鏈接DSP slice和模塊的功能，增強的DSP指令集使LatticeECP3系列能夠引人注目地用于范圍廣泛的數字信號處理的應用，包括那些需要傳統的FIR和基于多相的濾波功能。
注釋?zhuān)?/b>
1 DSP的插值形式不同于傳統的數學(xué)插值方法，從現有的數據點(diǎn)構建新的數據點(diǎn)，但它的概念是相同的，因為它涉及到從現有的值產(chǎn)生新的值。
2 顯然，在第一個(gè)抽頭與0 （零）相加可以省略。然而在實(shí)踐中，由MAC實(shí)行每對加和乘的操作，因此即使我們與0相加，邏輯仍然存在。
3 應該指出的是，本文對多相濾波器專(zhuān)題只提供一個(gè)高層次的介紹;文中的例子都做了簡(jiǎn)化。
評論