基于A(yíng)RM雙內核的平臺化網(wǎng)絡(luò )產(chǎn)品設計

新興的無(wú)線(xiàn)連接技術(shù)促使更多產(chǎn)品向新一代商務(wù)及家庭網(wǎng)絡(luò )應用方向發(fā)展。因此，網(wǎng)絡(luò )市場(chǎng)中的用戶(hù)終端設備（CPE：customer premises equipment）部分，也正朝著(zhù)消費市場(chǎng)的狀態(tài)轉變。
　　 CPE產(chǎn)品的成功，需要由一個(gè)設計平臺及靈活的產(chǎn)品開(kāi)發(fā)流程來(lái)支撐，以滿(mǎn)足各種新興網(wǎng)絡(luò )協(xié)議的性能需求，加快研發(fā)進(jìn)程，最終提供經(jīng)濟而節能的終端產(chǎn)品。


圖1網(wǎng)絡(luò )市場(chǎng)中設備數量分布
　　技術(shù)發(fā)展動(dòng)力
　　對網(wǎng)絡(luò )設備而言，日益增長(cháng)的帶寬需求是最為顯著(zhù)的技術(shù)發(fā)展動(dòng)力。曾有人指出帶寬正以類(lèi)似于摩爾定律的方式增長(cháng)，如：客戶(hù)端的帶寬每18-24個(gè)月增加一倍，而核心/光纖帶寬約每8月增長(cháng)一倍[2]。

　　然而，日益增長(cháng)的帶寬需求并不是唯一促進(jìn)技術(shù)發(fā)展的原因。對CPE的功能及智能性需求的增長(cháng)也是另一種驅動(dòng)因素，因此，單單采用更大更快的處理器并不是最為有效的方案。
　　更多功能的集成、增強的安全性和多種協(xié)議的發(fā)展等都將使CPE產(chǎn)品越來(lái)越復雜。不同協(xié)議的交換處理是眾多CPE應用產(chǎn)品的普遍需求。如：無(wú)線(xiàn)局域網(wǎng)接口設備中的核心功能是在以太網(wǎng)和多種IEEE802.11接口標準間進(jìn)行轉換。產(chǎn)品需求中可能會(huì )需要接口設備能夠提供多種接入點(diǎn)，以支持管理多種格式數據流的需求。
　　即使網(wǎng)絡(luò )產(chǎn)品不是便攜式的，低功耗也非常重要。低功耗設計可以降低對外殼及印刷電路板（PCB）制造的限制，也無(wú)需電扇散熱。除去了這些問(wèn)題，設計的可靠也將大大提高。


圖2將各類(lèi)產(chǎn)品集中使用的思路促使應用產(chǎn)品往集成化方向發(fā)展

　　為了達到優(yōu)良的實(shí)時(shí)性能，處理器應能有效地管理中斷，并同時(shí)具備足夠的數據處理能力。上下文的切換也是關(guān)鍵的需求，具有在中斷服務(wù)程序和任務(wù)模式編碼之間有效切換的能力會(huì )帶來(lái)更佳的性能。當然，還應盡量減少中斷服務(wù)和進(jìn)行上下文切換的延時(shí)。
　　這類(lèi)產(chǎn)品中的存儲器管理是個(gè)需要仔細考慮的問(wèn)題。完全的嵌入式系統通常運行在固定的程序集中，無(wú)需加入新的程序。這樣的應用產(chǎn)品并不需要帶有地址轉換的完整存儲器管理單元（MMU）。更簡(jiǎn)單的存儲器保護單元（MPU）通?？梢愿咝У剡\行實(shí)時(shí)操作系統（RTOS），允許多程序運行，進(jìn)行上下文切換時(shí)開(kāi)銷(xiāo)更少。含有 MMU的內核進(jìn)行中斷服務(wù)時(shí)可能比基于MPU的內核要低效一些，同時(shí)還需要為地址轉換設置更大的外部存儲器。
　　 CPE產(chǎn)品正朝著(zhù)家用消費品市場(chǎng)進(jìn)軍。目前，市場(chǎng)競爭激烈，終端設備的價(jià)格便成為主要的競爭優(yōu)勢。同樣地，縮短產(chǎn)品上市時(shí)間，也是提高市場(chǎng)占有率的重要優(yōu)勢?？椭苹K端網(wǎng)絡(luò )設備將真正縮短推出系列產(chǎn)品的上市時(shí)間。市場(chǎng)需要一種既能節約開(kāi)發(fā)費用，又能縮短研發(fā)時(shí)間，并且能簡(jiǎn)便地開(kāi)發(fā)系列產(chǎn)品的技術(shù)方案。
　　無(wú)論從商務(wù)或技術(shù)角度出發(fā)考察一個(gè)片上系統，都需要處理器方案能滿(mǎn)足多種網(wǎng)絡(luò )應中的特殊控制和信號處理需求。設計的技術(shù)需求表明，若處理器性能遠遠高于實(shí)際需求，即設計了太多不需要的功能，意味著(zhù)將無(wú)端地增加產(chǎn)品成本；但一定的性能冗余和靈活性可以支持產(chǎn)品的后續發(fā)展，而無(wú)需進(jìn)行更本性的重新設計。
　　總結上述兩個(gè)驅動(dòng)因素，開(kāi)發(fā)人員應能夠從技術(shù)和商業(yè)兩方面來(lái)衡量實(shí)現一個(gè)具體設備。
　　ARM在網(wǎng)絡(luò )設備中的應用
　　為了增加帶寬并擁有更復雜的協(xié)議數據交換能力，許多設計人員正考慮在設計中使用雙核。
　　CPE系統需要滿(mǎn)足多重的復雜控制需求。許多系統體系結構建立于單內核基礎上，管理高級別的功能，如進(jìn)行系統配置操作和運行實(shí)時(shí)操作系統，而后與專(zhuān)用的狀態(tài)機集成，進(jìn)行如數據包處理等操作。然而，這樣做使得設計和調試非常復雜，特別是設計含有多重私有狀態(tài)機時(shí)。
　　嵌入式軟件技術(shù)方案相較于復雜的私有硬件技術(shù)方案更易維護和推廣運用。嵌入式軟件技術(shù)方案能使用高級語(yǔ)言進(jìn)行編程，使用眾所周知的程序員模式，并擁有大量具有豐富經(jīng)驗的工程師作為后盾。
　　ASIC的集成度已經(jīng)非常高，因而，CPU內核的面積非常小。用第二個(gè)或第三個(gè)處理器來(lái)代替以往用多重的獨立硬件模塊顯得更加經(jīng)濟和實(shí)際。
　　在此種趨勢的推動(dòng)下，ARM推出了集成了雙ARM946E-S微處理器內核的PrimeXsys雙內核平臺（946DCP）。
　　ARM946E-S特點(diǎn)
　　ARM946E-S內含有ARM9E-S?內核，為運行實(shí)時(shí)操作系統的嵌入式產(chǎn)品提供指令（I）、數據（D）高速緩存、緊密耦合存儲器（TCM）、寫(xiě)緩沖器、存儲器保護單元（MPU）。指令和數據緩存和TCM緩存都是可配置的。存儲器體系結構令設計者可依據實(shí)際情況調整緩存和TCM大小。
　　ARM9E-S微處理體系結構提供了快速中斷響應和上下文切換功能。該體系結構非常合適用于如Wind River的VxWorks或Mentor Graphics Nucleus等小型實(shí)時(shí)操作系統（RTOS），非常適合于CPE設計。增強型DSP指令集可直接在CPU內核上運行，滿(mǎn)足一些DSP需求，不需要另外一個(gè)獨立的DSP處理器。
　　EDN嵌入式微 處理器基準協(xié)會(huì )（EEMBC，www.eembc.org）提供了一套完整的嵌入式處理器測試標準。EEMBC Netmark?網(wǎng)絡(luò )基準是一套路由測試標準。其包含開(kāi)路最短路徑第一（OSPF/Dijkstra）算法，數據包流路由基準，路由表算法等。該基準對處理器在網(wǎng)絡(luò )運用時(shí)實(shí)現的功能進(jìn)行了模擬。
　　這套測試基準中包含壓縮的路由測試基準，用實(shí)際的IP幀結構執行數據打包和路由表查詢(xún)。該基準可使用不止一個(gè)長(cháng)度的路由表，因而更為高效。這避免了合成測試基準中單一尺寸路由表的缺陷。ARM為ARM946E-S內核提供Netmark基準。在與ARM簽訂了NDA之后，您可獲得該基準。
　　PrimeXsys雙核平臺
　　PrimeXsys雙核平臺（圖3）提供了可擴展、預集成的基礎級IP，支持RTOS的直接運行。946 DCP采用多層AMBA?片上總線(xiàn)體系結構，在交叉型AHB總線(xiàn)矩陣中支持多重總線(xiàn)管理，并提供非常高的帶寬。在946DCP中添加IP，可以用主、從方式訪(fǎng)問(wèn)系統總線(xiàn)。相應地，AMBA外設總線(xiàn)（APB）為速度較慢的外設提供了更節能的片上系統連接方式。
　　每個(gè)內核內都含有向量中斷控制器（VIC）和嵌入式跟蹤宏單元（ETM?）。當內核全速工作時(shí)，ETM監控ARM指令和數據總線(xiàn)，在與跟蹤調試工具進(jìn)行數據交換前，將數據暫存到MultiTrace?分析器中。
　　表1為946 DCP中IP主要模塊的性能指標。


表1. 雙核平臺模塊門(mén)數（單位：千門(mén)）