基于STM32F103RET6的編譯碼系統

引言

由于曼徹斯特（MancheSTer）編碼具有傳輸時(shí)無(wú)直流分量，時(shí)鐘提取方便等特點(diǎn)，被廣泛地應用于以太網(wǎng)、車(chē)輛總線(xiàn)、工業(yè)總線(xiàn)中?，F在工程上常用的曼徹斯特編譯碼芯片為HD-6408和HD-6409,但是這種芯片有一些不足。首先，該芯片在傳輸速率和每幀數據中的有效位數等方面都做了嚴格的限制。其次，使用該芯片需要增加額外的硬件電路，提高了系統成本。使用FPGA做曼徹斯特編譯碼成本高，而且開(kāi)發(fā)周期長(cháng)。本文提出了一種基于STM32F103RET6的編譯碼系統方案，利用了STM32F103RET6強大的定時(shí)器功能，采用靈活的編譯碼方式，傳輸速率和數據幀格式都可以根據需要完全自行定義。STM32F103RET6自帶DMA的功能使得數據編碼不再需要頻繁的定時(shí)中斷，提高了編碼速率，節約了CPU的資源。該設計方案實(shí)現方法簡(jiǎn)單、穩定、靈活，應用范圍廣泛。

　　1 曼徹斯特碼

曼徹斯特編碼是一種自動(dòng)同步的編碼方式即時(shí)鐘同步信號就隱藏在數據波形中。在曼徹斯特編碼中，每一位的中間有一跳變，位中間的跳變既作為時(shí)鐘信號，又作為數據信號。每個(gè)碼元均用兩個(gè)不同相位的電平信號表示，與用高、低電平表示的非歸零二進(jìn)制碼相比，在連0或連1的情況下更易于提取同步時(shí)鐘信息。并且曼徹斯特碼傳輸時(shí)沒(méi)有直流分量，可以降低系統的功耗，且有很強的抗干擾能力。圖1所示是最常用的一種曼徹斯特編碼方法，當傳送信號為1時(shí)，曼徹斯特編碼由高電平跳變?yōu)榈碗娖?；若傳送的信息?,曼徹斯特由低電平跳變?yōu)楦唠娖?，在一個(gè)數據周期內保持低電平無(wú)跳變則表示空閑。

圖1 曼徹斯特編碼

　　2 STM32F103RET6的定時(shí)器與DMA簡(jiǎn)介

控制器采用ST公司的STM32微處理器，STM32系列微處理器基于ARM Cortex-M3內核，采用高效的哈佛結構三級流水線(xiàn)，達到1.25DMIPS /MHz,這里我們選用增強型的STM32F103RET6.它具有如下特征：72 MHz系統時(shí)鐘頻率、512 KB閃存程序存儲器、64 KBSRAM、8個(gè)定時(shí)器、3個(gè)12位模數轉換器、1個(gè)數模轉換器，1個(gè)CAN接口、7通道DMA控制器，以及SPI、USART、I2C、I2S、USB接口等。該控制器具有豐富的外設和較強的抗干擾能力，很適用于工業(yè)現場(chǎng)控制。

STM32F103RET6有8個(gè)定時(shí)器，每個(gè)定時(shí)器由一個(gè)可編程預分頻的1 6位自動(dòng)裝載計數器構成，計數頻率高達72 MHz,它適用于多種場(chǎng)合包括輸入信號的脈沖長(cháng)度（輸入捕獲）或者產(chǎn)生輸出波形（輸出比較或者PWM）。

STM32F103RET6支持DMA操作，DMA是在外沒(méi)和存儲器之間或者存儲器和存儲器之間的高速數據傳輸通道，通過(guò)DMA數據可以快速地移動(dòng)而無(wú)需CPU的參與，這就節省了CPU的資源來(lái)做其他事情。本次設計便是利用計數器觸發(fā)DMA進(jìn)行內存與定時(shí)器的數據交換，比起中斷查詢(xún)的方式，提高了編碼的效率和穩定性。

定時(shí)器的計數頻率最高為72 MHz,DMA傳輸速率為6 Mb/s,因此曼徹斯特編碼的速率可以很輕松的做到1 Mb/s,滿(mǎn)足高速編碼的需求。

　　3 系統實(shí)現方案

基于STM32F103RET6的曼徹斯特電壓、電流編譯碼系統框圖如圖2所示。該系統設計主要使用STM32F103RET6芯片的定時(shí)器加DMA功能來(lái)實(shí)現曼徹斯特的電壓編譯碼，對于電流編碼譯碼需要借助外圍的電壓與電流轉換電路來(lái)實(shí)現。

圖2 　基于STM32F103RET6的曼徹斯特電壓、電流編譯碼系統框圖

3.1 電壓編碼

將定時(shí)器設置為輸出比較翻轉功能，申請一個(gè)緩存區，將要編碼的數據通過(guò)編碼算法轉換為翻轉匹配值放入此緩存區，如圖3所示的ABC DEF……計數值，編碼算法根據具體應用中的編碼協(xié)議來(lái)編寫(xiě)。啟動(dòng)定時(shí)器后，計數器開(kāi)始計數，當計數值與定時(shí)器比較寄存器的值匹配時(shí)，輸出引腳的電平進(jìn)行翻轉并觸發(fā)DMA從緩存區來(lái)更新比較寄存器；每更新一次，DMA指向的內存地址遞增1,指向下一次要更新到比較寄存器的數據，以此方式實(shí)現定時(shí)器根據緩存區的數據輸出對應的編碼波形。編碼速率可通過(guò)修改定時(shí)器預分頻器和RCC時(shí)鐘控制器分頻器來(lái)進(jìn)行調節。

圖3 編輯示例

3.2 電壓譯碼

將定時(shí)器設置為輸入捕獲功能，當曼徹斯特碼的上升沿或下降沿到來(lái)時(shí)定時(shí)器會(huì )將當前的計數值進(jìn)行捕獲，并經(jīng)由DMA通道傳輸到緩存區；主程序中會(huì )調用譯碼算法來(lái)對緩存區的數據進(jìn)行處理并進(jìn)行譯碼，譯碼作為編碼的逆過(guò)程，其譯碼算法也要根據具體應用中的編碼協(xié)議來(lái)編寫(xiě)。

3. 3 電流編碼

將電壓編碼通過(guò)圖4所示的電壓/電流轉換電路來(lái)實(shí)現，將定時(shí)器輸出的曼徹斯特電壓編碼轉換為曼徹斯特電流碼。

圖4 電壓/電流轉換電路

3.4 電流譯碼

將待測的曼徹斯特電流碼信號通過(guò)電流/電壓轉換為電壓碼，進(jìn)行整形使邊緣變陡峭后交MCU來(lái)譯碼，電流/電壓轉換電路如圖5所示。

圖5 電流/電壓轉換電路

4 軟件設計

軟件流程如圖6所示。系統初始化包括時(shí)鐘初始化、定時(shí)器初始化、DMA初始化等。如果一次性連續編碼的數據最比較大時(shí)，應將這罩的DMA緩沖區設置為雙緩沖，為每個(gè)用到的DMA通道開(kāi)辟兩個(gè)緩沖區。當DMA使用其中的一個(gè)緩沖區時(shí)，MCU調用編碼或者譯碼算法來(lái)對另外一個(gè)緩沖區進(jìn)行讀寫(xiě)操作；當DMA數據傳輸完畢的時(shí)候，發(fā)生一個(gè)DMA傳輸結束中斷，在中斷服務(wù)程序里切換到另外一個(gè)緩沖區，并將編碼算法或者譯碼算法標志位置位。當主程序查詢(xún)到標志位置位后，MCU調用編碼或者譯碼算法來(lái)對DMA先前指向的緩沖區進(jìn)行處理（填充數據或者取數據）。當然，如一次性編碼或者譯碼的數據不是很多時(shí)，我們只需一個(gè)緩沖區就夠了。

因為CPU處理數據的速度要高于編碼的速率，所以CPU可以空出時(shí)間來(lái)做其他的事情，時(shí)間的長(cháng)短依賴(lài)于緩沖區的大小和編碼的速率，等到主程序中查詢(xún)到編碼或者譯碼標志位置位了再去執行編碼或者譯碼算法對數據進(jìn)行處理，這樣就提高了CPU的工作效率。在實(shí)時(shí)性要求不高的應用中，不再需要一個(gè)專(zhuān)門(mén)的CPU去處理編碼或者譯碼。

5 方案驗證

本方案已在汽車(chē)加速度傳感器模擬系統中得到了驗證，這里以某款加速度傳感器的曼徹斯特編碼協(xié)議為例，其數據幀格式為一幀數據為19位包括：2個(gè)起始位、2個(gè)類(lèi)別位、10個(gè)數據位、5個(gè)CRC效驗位。

5.1 編碼方案驗證

對圖4所示電路的T1點(diǎn)測量曼徹斯特電壓編碼的波形，電流編碼的波形通過(guò)測量T2、T3問(wèn)的壓降來(lái)間接測量。

對一幀數據0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1連續編碼，幀之間延時(shí)6μs,編碼速率400kb/s,編碼波形如圖7所示。


5.2 譯碼方案驗證

通過(guò)對某真實(shí)傳感器輸出的曼徹斯特電流碼進(jìn)行捕獲譯碼，得到其ID信息，譯碼數據如圖8所示。ID正確，譯碼成功。


　　結語(yǔ)

該沒(méi)計方案可以方便地實(shí)現曼徹斯特電壓、電流編碼譯碼，實(shí)現方法靈活、可靠，適用于各種類(lèi)型的曼徹斯特編碼譯碼應用領(lǐng)域。目前，本設計方案已經(jīng)成功地應用在汽車(chē)加速度傳感器模擬系統中。

分頻器相關(guān)文章:分頻器原理
加速度計相關(guān)文章:加速度計原理