QuartusII中Tsu/Tco的約束方法

作者：時(shí)間：2012-03-21 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

Tsu/Tco 在Quartus II 的報告中有兩種不同含義.

本文引用地址：http://dyxdggzs.com/article/149376.htm

1. 片內的Tsu/Tco 是指前級觸發(fā)器的Tco 和后級觸發(fā)器的Tsu, 一般來(lái)說(shuō)都是幾百ps 級別的. 可以通過(guò)“List Paths”命令查看。這里的Tsu/Tco 主要由器件工藝決定, 工作時(shí)在受到溫度,電壓的影響略有變化.(如下圖所示)

2. 管腳上的Tsu/Tco 它是保證系統Famx 重要的Timing 元素(如下圖示). 比如: 兩個(gè)芯片之間工作在100MHZ, 因為100M 的周期為10ns, (現忽略PCB 走線(xiàn)的延遲), 如果某信號對FPGA 來(lái)說(shuō)是輸入, 那么前級芯片的Tco 加上FPGA 的Tsu 就不能夠超過(guò)10ns. 如果某信號對于FPGA 來(lái)說(shuō)是輸出,那么FPGA 的Tco 加上后級芯片的Tsu 也不能夠超過(guò)10ns. 只有這樣,才能夠保證片間通信正常。因此對FPGA 的管腳進(jìn)行適當的Tco/Tsu 的時(shí)序約束,是至關(guān)重要的Timing 設計技巧.

管腳上的Tsu/Tco 分為以下三個(gè)部分.

1) IOE 走線(xiàn)的延遲. 這個(gè)延遲在管腳的Tsu/Tco 延遲中占有相當的比例,Altera 的器件為了降低Tsu/Tco 在IOE 上的延遲, 專(zhuān)門(mén)在IOE 中設置了兩種類(lèi)型的觸發(fā)器, 即 : Fast Input register(FPGA 的管腳為輸入時(shí),優(yōu)化Tsu), Fast Output Register(FPGA 的管腳為輸出時(shí)，用于優(yōu)化Tco)

2) 內部邏輯走線(xiàn)的延遲。在A(yíng)ltera 的FPGA 中, 由若干個(gè)基本資源LE 構成一個(gè)LAB,比如： Stratix Gx 是10 個(gè)LE 組成一個(gè)LAB. LAB 橫向和縱向排列形成陣列. 在FPGA 中,以L(fǎng)AB 為基本單元, 根據走線(xiàn)長(cháng)度的不同,分為C4(表示橫跨4 個(gè)LAB 的走線(xiàn)資源),C8,C16,R4,R8,16,R24 等不同的走線(xiàn)資源，不同的器件支持不同的走線(xiàn)資源。

3) 觸發(fā)器的Tsu/Tco 的需求,這里的Tsu/Tco, 這是由器件工藝決定的,最小的Tsu/Tco 的要求. 在實(shí)際的工作環(huán)境中,受溫度,電壓的變化有微小的變化.

前面提到：對FPGA 的管腳進(jìn)行適當的Tco/Tsu 的時(shí)序約束,是至關(guān)重要的Timing 設計技巧.關(guān)鍵是在出了問(wèn)題的時(shí)候,怎么去解決?

Quartus II 有四處可以對Tsu/Tco 進(jìn)行約束.

1. 全局時(shí)序約束. 在Quartus II 中執行Assignments..Timing Setting 彈出如下界面.設計者可以根據系統Fmax 的要求去約束Tsu/Tco.

2. 執行Assignments..Assignment Editor 命令,得到如下界面.設計者可以根據本設計的要求,對輸入/輸出管腳設置Tsu/Tco 的約束;也可以約束內部觸發(fā)器的Tsu/Tco 的值。(如下圖所示)

3.執行Assignments.. Assignment Editor 命令,選擇”All”或者”Logic Options” ，對管腳進(jìn)行Tsu/Tco 的約束.

在”To” 選擇對應的管腳,在A(yíng)ssignment Name 中選擇”Fast Input Register” 來(lái)約束Tsu, 選擇”Fast Output Register” 來(lái)約束Tco. 這也是邏輯工程師通常說(shuō)的: 為減少Tsu/Tco 的值，放到IOE 中.

4. 修改布線(xiàn)后的底層電路.

執行Processing..Compilation Report 命令. 在Resource Section..Input Pins/Output Pins 中

選中對應的輸入輸出管腳(如下圖所示).