基于事件驅動(dòng)的新型處理器的研究與應用

這3個(gè)方案比較類(lèi)似，基本上都是單核心處理芯片加外圍接口芯片的SOC解決方案。不同的是，第1個(gè)方案的處理核心是集成了以太網(wǎng)MAC和UART的通用處理器。第2個(gè)方案的處理核心是FPGA器件。第3個(gè)方案的處理核心是XCore處理器。

第1個(gè)方案的優(yōu)點(diǎn)是設計起來(lái)容易、功能靈活；在通用嵌入式CPU上運行操作系統，使用標準的TCP／IP協(xié)議和UART協(xié)議，能夠實(shí)現各種復雜的控制功能。缺點(diǎn)也很明顯：CPU內部集成的串口有限，一般只能實(shí)現不超過(guò)4個(gè)串口的串口服務(wù)器；實(shí)時(shí)性差、由于軟件處理能力有限，當串口數據流量較大時(shí)，CPU會(huì )來(lái)不及處理，只能將數據放入緩存，待CPU空閑時(shí)處理。這樣導致數據轉發(fā)的延遲增大。

第2個(gè)方案的優(yōu)點(diǎn)是擴展能力強、實(shí)時(shí)性高；由于FPGA具有硬件可編程的特點(diǎn)，理論上器件內部可以實(shí)現任意個(gè)數目的串口(實(shí)際受所選FPGA器件容量大小的影響)。FPGA采用硬件流水線(xiàn)處理串口數據轉以太網(wǎng)數據，因此，數據處理的速度很快，基本上不產(chǎn)生延遲，實(shí)時(shí)性好。這種方案的缺點(diǎn)是：設計難度比較大，需要獲得授權使用以太網(wǎng)MAC和UART的IP模塊，并且需要設計控制模塊來(lái)協(xié)調各個(gè)接口，然后進(jìn)行系統級的仿真和測試，整個(gè)設計開(kāi)發(fā)周期長(cháng)、設計難度大；靈活性差，功能不強。由于采用硬件實(shí)現的機制，FPGA只能實(shí)現簡(jiǎn)單的底層網(wǎng)絡(luò )報文，無(wú)法實(shí)現TCP／IP等高層次的網(wǎng)絡(luò )協(xié)議轉發(fā)。同樣，一些諸如流量控制、報文路由、IP管理之類(lèi)的功能也無(wú)法實(shí)現。這樣、導致這個(gè)方案的可用性以及可維護性差。

第3個(gè)方案綜合了2個(gè)方案的優(yōu)點(diǎn)并彌補了它們的不足。首先，XCore處理器的IO管腳像FPGA一樣是可以編程設計的。設計者可以分配足夠多的管腳給UART。使用標準XCore處理器函數庫，每個(gè)UART模塊需要1個(gè)硬件線(xiàn)程來(lái)實(shí)現，每個(gè)以太網(wǎng)MAC模塊需要4個(gè)硬件線(xiàn)程來(lái)實(shí)現。這樣，使用4個(gè)核的Xcore處理器，可以實(shí)現具有16個(gè)串口的串口服務(wù)器。除實(shí)現UART和以太網(wǎng)MAC需要的20個(gè)硬件線(xiàn)程外，處理器內還剩下12個(gè)硬件線(xiàn)程的資源，這些硬件線(xiàn)程可以用來(lái)運行TCP／IP協(xié)議，還可以用來(lái)實(shí)現流量控制、報文路由、IP管理等諸多功能。由于XCore處理器具有實(shí)時(shí)多線(xiàn)程的特點(diǎn)，能夠保證處理IO數據的硬件線(xiàn)程實(shí)時(shí)運行，從而保證了數據轉發(fā)的實(shí)時(shí)性。同時(shí)，XCore處理器設計屬于軟件編程的范疇，使用C語(yǔ)言就可以方便地實(shí)現各種控制管理功能，這使得開(kāi)發(fā)周期縮短，開(kāi)發(fā)難度降低。

4 結語(yǔ)

從上面的研究分析、實(shí)例介紹可以看出：相對于傳統的控制器件，XCore處理器具有優(yōu)異的性能和充分的靈活性，很適合用在一些對處理器功能要求多、實(shí)時(shí)性要求高的場(chǎng)合。同時(shí)，XCore處理器采用C語(yǔ)言編程的特點(diǎn)可以使開(kāi)發(fā)難度以及開(kāi)發(fā)周期大大降低，再考慮到XCore處理器豐富的硬件資源，采用XCore處理器的硬件設計軟件化方案是一種能夠廣泛應用的低成本、高效率解決方案。