基于CPLD的數字濾波及抗干擾實(shí)現

1 濾波和抗干擾概述

單片機應用系統的輸入信號常含有種種噪聲和干擾，它們來(lái)自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類(lèi)：一類(lèi)為周期性的；另一類(lèi)為不規則的。前者的典型代表為50Hz的工頻干擾，一般采用硬件濾波，使用積分時(shí)間等于20ms的整數倍的雙積分A/D轉換器，可有效地消除其對信號的影響。后者為隨機信號，它不是周期信號，可用數字濾波方法予以消弱或濾除。所謂數字濾波，就是通過(guò)一定的計算或判斷程序來(lái)減少干擾信號在有用信號中的比重，故實(shí)際上它是一種軟件濾波。硬件濾波具有效率高的優(yōu)點(diǎn)，但要增加系統的投資和設備的體積，當干擾的性質(zhì)改變時(shí)我們往往不得不重新搭接電路；軟件濾波是用程序實(shí)現的，不需要增加設備，故投資少、可靠性高、穩定性好，并且可以對頻率很低的信號實(shí)行濾波，隨著(zhù)干擾的性質(zhì)改變只需修改軟件即可，具有靈活、方便、功能強的優(yōu)點(diǎn)，但要占用系統資源、降低系統的工作效率。一個(gè)傳統的實(shí)際系統，往往采用軟件和硬件相結合的濾波方法，這種結合是在兩者的優(yōu)缺點(diǎn)之間尋找一個(gè)平衡點(diǎn)。

硬件抗干擾主要采用隔離技術(shù)、雙絞線(xiàn)傳輸、阻抗匹配等措施抑制干擾。常用的隔離措施有采用A/D、D/A與單片機進(jìn)行隔離以及用繼電器、光電隔離器、光電隔離固態(tài)繼電器(SSR)等隔離器件對開(kāi)關(guān)量進(jìn)行隔離。

軟件抗干擾主要利用干擾信號多呈毛刺狀、作用時(shí)間短等特點(diǎn)。因此，在采集某一狀態(tài)信號時(shí)，可多次重復采集，直到連續兩次或多次采集結果完全一致時(shí)才視為有效。若多次采集后，信號總是變化不定，可停止采集，給出報警信號。如果狀態(tài)信號是來(lái)自各類(lèi)開(kāi)關(guān)型狀態(tài)傳感器，對這些信號采集不能用多次平均方法，必須完全一致才行。在滿(mǎn)足實(shí)時(shí)性要求的前提下，如果在各次采集狀態(tài)信號之間增加一段延時(shí)，效果會(huì )更好，能對抗較寬的干擾。對于每次采集的最高次數限額和連續相同次數均可按實(shí)際情況適當調整。對于擾亂CPU的干擾，可以采取指令冗余和軟件陷阱等抗干擾技術(shù)加以抑制。

2 利用

oo0為經(jīng)電平轉換后接近開(kāi)關(guān)輸出的信號。當oo0為低電平時(shí)，說(shuō)明泵1未動(dòng)作，封鎖三端與門(mén)，時(shí)鐘信號clki無(wú)法通過(guò)，計數器bcn3n不計數。同理，當aa4為高電平時(shí)，亦封鎖三端與門(mén)(至于aa4如何變化及作用下文有介紹)。故當oo0為高、aa4為低時(shí)，clki接通計數器CLK端。當oo0和clr端任意一個(gè)為低時(shí)，計數器清零。計數器bcn3n由MAX+PLUSII的文本編輯器編輯，其文本如下：

其輸出aa4．．0等于計數器當前的計數值。Aa4就是aa4．．0的最高位當計數值達到10H(十六進(jìn)制)時(shí)，即aa4為高電平時(shí)，三端與門(mén)封鎖，計數器保持10H不變，除非有清零信號。其波形如圖2所示。

由波形可知，oo0為高，計數器開(kāi)始計數。對于小的脈沖，計數器的最高位即aa4為低，認為是干擾信號；只有當aa4為1時(shí)才認為oo0的脈沖信號有效，并通過(guò)aa4將時(shí)鐘脈沖阻斷，使計數器值不再增加。這樣做是為了防止由于oo0的脈沖不定寬，使aa4的電平不定，后面無(wú)法進(jìn)行處理。還應注意的是，把oo0引入了清零信號。當信號有較多毛刺時(shí)，若oo0為低時(shí)不清零則使計數器不斷累加，積累到一定程度，使aa4為1，系統將認為有一有效脈沖信號，產(chǎn)生誤動(dòng)作。

2.2 中斷申請信號產(chǎn)生

中斷申請信號由圖3電路生成。

圖中四個(gè)計數器的最高位接四端或門(mén)，只要有一路信號為高，或門(mén)輸出就為高，并經(jīng)過(guò)非門(mén)，輸出低電平，接于D觸發(fā)器的時(shí)鐘端。D觸發(fā)器的D端始終為高電平。D觸發(fā)器為上升沿觸發(fā)器，若輸入D為1，在時(shí)鐘脈沖的上升沿，把1送入觸發(fā)器，使Q＝1。只有在CLRN端的clr信號有效時(shí)，D觸發(fā)器清零，Q＝0。其波形如圖4所示。

只要有一路信號為高，D觸發(fā)器時(shí)鐘端為低。當所有4路都為低時(shí)，時(shí)鐘端由低變高，在上升沿，Q變?yōu)?，發(fā)出中斷請求信號。

如果多路脈沖信號有重疊，例如有兩路信號發(fā)生重疊，而中斷信號只有在四路都為低時(shí)才會(huì )產(chǎn)生，因此需要對信號進(jìn)行鎖存。本設計采用D觸發(fā)器來(lái)實(shí)現鎖存，電路如圖5所示。

當aa4為由低變高時(shí)，a4變?yōu)楦唠娖?。由clr信號清零。