如何有效的管理FPGA設計中的時(shí)序問(wèn)題
加入技術(shù)交流群
當
二、導言
FPGA的設計與高速接口技術(shù)可以幫助你滿(mǎn)足今天的市場(chǎng)要求，但也提出了一些有趣的設計挑戰。為了確保存儲器接口的數據傳輸準確，在超過(guò)200兆赫茲以上，進(jìn)行時(shí)序分析將發(fā)揮更突出的作用，以識別和解決系統運行的問(wèn)題。在這些頻率內，最重要的是創(chuàng )建和控制時(shí)序空余，留下最小的空余，以確保數據采集和演示窗口的準確。更快的邊緣速率同時(shí)也放大物理設計的影響，造成信號完整性問(wèn)題，對此則需要更多的沉降時(shí)間及縮小時(shí)序空余。歡迎轉載,本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.elecfans.com )
FPGA器件現在還包括某些先進(jìn)的功能，如支持帶有I/O單元接口的雙通道數據(DDR)和板上鎖相環(huán)(PLL)網(wǎng)絡(luò )進(jìn)行精確時(shí)鐘控制等等。這些在FPGA技術(shù)中的高級功能均提供先進(jìn)的接口模塊，從而有助于減少界面設計，再加上TimingDesigner軟件的獨特能力，在最短的時(shí)序中提供最準確、有力的解決方案。本文主要探討了DDR型存儲器接口設計中必要的時(shí)鐘偏移及數據采集的時(shí)序空余。
圖1：TimingDesigner軟件便于捕獲設計特點(diǎn)的圖形界面窗口。
三、DDR/QDR存儲器接口的設計問(wèn)題
DDR或四倍數據速率(QDR)存儲設備可以提供和接受兩倍于器件時(shí)鐘頻率的源同步數據，這意味著(zhù)數據在時(shí)鐘的上升緣和下降緣傳輸。此外，需要捕捉時(shí)鐘偏移和進(jìn)行適當地調整，以確保適當的時(shí)鐘與數據關(guān)系。
如前所述，現在一些FPGA裝置包括DDR接口的I/O單元和板上的PLL網(wǎng)絡(luò )。這意味著(zhù)，你必須有一個(gè)方式來(lái)控制模塊的準確和可靠。為了說(shuō)明這一點(diǎn)，讓我們來(lái)讀取QDR II SRAM源同步接口的設計要求看看實(shí)例。
在同步存儲器系統例如QDR SRAM中，數據是與時(shí)鐘同步的，所以存儲器數據的相位必須旋轉90度。這種相位旋轉通常在有效數據窗口中進(jìn)行時(shí)鐘中心調整，這是QDR實(shí)現準確數據采集的一個(gè)重要設計特點(diǎn)(見(jiàn)下文圖2)。如果要改變時(shí)鐘中心，我們可以通過(guò)對板上FPGA的PLL網(wǎng)絡(luò )進(jìn)行簡(jiǎn)單的延時(shí)時(shí)鐘信號來(lái)達到。
圖2：中心對齊的時(shí)鐘/數據關(guān)系。
獲取數據
延遲時(shí)鐘信號可以實(shí)現中心對齊以避免各種溫度變化和其他類(lèi)似的設計影響，可能會(huì )對時(shí)鐘或數據方面帶來(lái)一些影響，但不會(huì )很大，但違背了接收存儲器的建立或保持時(shí)序的要求。在理論上，對于大部分器件，中心對齊的時(shí)鐘邊緣將最大限度地建立和保持時(shí)序，留出足夠的安全空余。然而，除非建立的需求合適于保持的需求，時(shí)鐘信號的中心對齊將提供更多的時(shí)序空余。
理想的解決辦法是為器件的建立和保持提供一個(gè)最大的安全空余，可以通過(guò)轉化平衡空余，為二者都提供相同的安全空余。為了平衡空余，我們?yōu)榻邮掌骷_定最低的有效數據窗口，在實(shí)際有效數據窗口的中心窗內可以給我們的存儲器提供設計參數。
利用接收器件最小的建立和保持時(shí)間，我們可以利用下面的公式確定最小的安全的有效數據窗口：
最小創(chuàng )建時(shí)間+最低保持時(shí)間=最低有效數據窗口
如圖3所示，在存儲器器件中可以看出，實(shí)際結果是在有效數據窗口中間。為了確保獲取數據，總線(xiàn)必須在接收器最小的有效數據窗口外的安全區域內進(jìn)行轉換。根據時(shí)鐘與數據的關(guān)系，信號設計在任一區域內，在獲取數據時(shí)，我們確保盡可能多的安全空余。
圖3：平衡實(shí)際有效數據窗口中的最小有效數據窗口。
實(shí)現適當的時(shí)鐘偏移
源同步時(shí)鐘的相位偏移將有效地改變存儲控制器接收寄存器的最小有效數據窗口，因此將形成平衡有效數據窗口。時(shí)鐘偏移調整是FPGA裝置中PLL器件的一個(gè)組成部分。要確定偏移的值，我們必須考慮到影響信號的布線(xiàn)延遲和任何外部延遲。
評論