穩定可靠的I2C通信的設計計算

許多系統需要可靠的非易失性存儲，對于這些系統，可選擇EEPROM存儲器技術(shù)。EEPROM技術(shù)具有穩定可靠的架構，供應商較多，并且經(jīng)過(guò)了多年的改進(jìn)。EEPROM器件可用于各種工業(yè)標準串行總線(xiàn)，包括I2C™、SPI、Microwire和UNI/O®總線(xiàn)。其中，I2C總線(xiàn)在單片機和其他芯片組中具有廣泛的硬件支持，并且信號傳遞方式簡(jiǎn)單，可采用極小的硅片有效實(shí)現，因此占據了非易失性存儲器市場(chǎng)約70%的份額。但是，I2C總線(xiàn)拓撲要依賴(lài)于阻值合適的上拉電阻才能實(shí)現穩定可靠的通信。電阻值選擇錯誤不僅會(huì )造成電能浪費，還可能導致總線(xiàn)狀態(tài)和傳輸過(guò)程由于噪聲、溫度變化、工作電壓變化以及器件間的制造差異而出錯。

I2C是二線(xiàn)同步總線(xiàn)，使用總線(xiàn)主器件SCL線(xiàn)上產(chǎn)生的信號作為時(shí)鐘。SDA線(xiàn)用于雙向數據傳輸。當時(shí)鐘處于特定狀態(tài)時(shí)可修改數據線(xiàn)，以指示傳輸的開(kāi)始和停止，從而避免使用更多的線(xiàn)。I2C總線(xiàn)以集電極開(kāi)路輸出為基礎，其中，器件可通過(guò)接地晶體管拉低線(xiàn)的電平，如圖1所示。這樣便可輕松對總線(xiàn)控制進(jìn)行仲裁，從而在一條數據線(xiàn)上實(shí)現雙向通信以及多主器件支持。如圖1所示，每條線(xiàn)都有一個(gè)外部電阻連接至Vdd，該電阻可在釋放總線(xiàn)或總線(xiàn)空閑時(shí)拉高線(xiàn)的電平。

圖1 I2C™總線(xiàn)拓撲

確定上拉電阻值(Rp)時(shí)需要考慮三個(gè)因素：

• 電源電壓(Vdd)

• 總線(xiàn)總電容(CBUS)

• 高電平總輸入電流(IIH)

以下面的條件為例計算理想的上拉電阻值：

• 電源電壓(Vdd)為5V

• 時(shí)鐘頻率為400kHz

• 總線(xiàn)電容為100pF

電源電壓(Vdd)

I2C規范將低于VIL或低于電源電壓30%的電壓定義為邏輯低電平，同樣，將高于VIH或高于電源電壓70%的電壓定義為邏輯高電平，如圖2所示。這兩個(gè)電平之間的電壓屬于不明確的邏輯電平。實(shí)際上，引腳會(huì )將該范圍內的電平讀為邏輯高電平或邏輯低電平，但在器件間可能不同，因為溫度、電壓、噪聲源和其他環(huán)境因素會(huì )影響邏輯電平。

圖2 指定為邏輯高電平和邏輯低電平的電壓電平

電源電壓限制了可允許總線(xiàn)拉低的最小Rp值。過(guò)強的上拉會(huì )阻止器件充分拉低線(xiàn)的電平，導致無(wú)法確保邏輯低電平能被檢測到。這是由上拉電阻與接地晶體管的導通電阻之間形成的分壓器產(chǎn)生的，如圖3所示。通常不會(huì )指定晶體管的導通電阻。相反，會(huì )給定使晶體管上的電壓降低于輸出邏輯低電壓電平(VOL)的最大灌電流(IOL)。使用歐姆定律得出公式1。

圖3 集電極開(kāi)路拓撲和等效電路

對于Microchip的I2C EEPROM器件，規定在IOL為3mA時(shí)，VOL最大為0.4V，其他制造商的器件的范圍與其相似。

公式1：允許總線(xiàn)電壓拉低的最小上拉電阻。

如果總線(xiàn)上有多個(gè)器件，最小Rp由灌電流最低的器件決定。

總線(xiàn)總電容(CBUS)

在SCL和SDA線(xiàn)上，所有引腳、連接、PCB走線(xiàn)和導線(xiàn)都會(huì )引入電容。這些電容結合在一起稱(chēng)為總線(xiàn)電容，對于長(cháng)走線(xiàn)和長(cháng)連接來(lái)說(shuō)，總線(xiàn)電容可能很大。集電極開(kāi)路拓撲需要外部電阻才能在總線(xiàn)釋放時(shí)拉高線(xiàn)的電平。上拉電阻(與總線(xiàn)電容耦合)具有一個(gè)RC時(shí)間常數，該常數限制了上升時(shí)間。隨著(zhù)時(shí)鐘頻率的增加，該常數愈發(fā)重要，因為需要更少的時(shí)間升高線(xiàn)的電平。如果所選電阻值過(guò)高，線(xiàn)的電平在下一次拉低之前可能無(wú)法上升到邏輯高電平。對于一條總線(xiàn)上具有多個(gè)器件的設計(通常具有較大的總線(xiàn)電容)來(lái)說(shuō)，這是重要的考慮因素。

總線(xiàn)電容可通過(guò)PCB走線(xiàn)長(cháng)度和引腳分布電容計算，也可以使用電容探頭或智能鑷子量表進(jìn)行測量。如果不能準確計算或測量總線(xiàn)電容，應高估最壞情況讀數以提供安全的最大電阻值。

公式2是用于確定充電電容負載兩端電壓(與時(shí)間成函數關(guān)系)的一般公式。這可以計算在特定上拉電阻和總線(xiàn)電容下，總線(xiàn)電壓上升到特定值所需的時(shí)間。

公式2：通過(guò)電阻對電容進(jìn)行充電的一般公式。

重新排列

之后，我們可計算電壓上升至VIL的時(shí)間(T1)、上升至VIH的時(shí)間(T2)以及精確計算這兩個(gè)電平之間的時(shí)間(TR)，如圖4所示。由于VIL和VIH都是由Vdd產(chǎn)生的，因此該公式與電源電壓無(wú)關(guān)，因為Vdd項已抵消。

圖4 邏輯低電平轉換為邏輯高電平的充電時(shí)間

求解

上一頁(yè) 1 2 3 下一頁(yè)