芯片廠(chǎng)商賽靈思描畫(huà)后摩爾時(shí)代FPGA將向何處去

　　“未來(lái)賽靈思將不僅僅是一家FPGA的芯片廠(chǎng)商，而是向成為Smarter System All Programmable方案提供商轉型，我們將為客戶(hù)提供交鑰匙的解決方案。”提到賽靈思的未來(lái)，其亞太區銷(xiāo)售與市場(chǎng)副總裁楊飛如是說(shuō)。

　　賽靈思的這一藍圖在去年已經(jīng)初露端倪，而就在最近他們走出了面向具體應用的第一步，即面向FPGA的優(yōu)勢領(lǐng)域--通信網(wǎng)絡(luò )應用推出了一系列的基于7系列FPGA以及SoC FPGA產(chǎn)品的解決方案。

　　追根溯源

　　筆者在這里想帶大家一起回溯一下賽靈思的這種轉變的脈絡(luò )。我想早在開(kāi)發(fā)基于45nm工藝的統一架構的6系列FPGA時(shí)，賽靈思應該就開(kāi)始考慮FPGA的未來(lái)了。形成統一架構后將讓賽靈思FPGA產(chǎn)品的應用擴展進(jìn)入一個(gè)新的爆發(fā)點(diǎn)，同時(shí)隨著(zhù)工藝尺寸的降低，FPGA的門(mén)級數量成倍增長(cháng)，FPGA產(chǎn)品可實(shí)現的功能也出現量級的變化，在一些高端如通信、工業(yè)應用中的優(yōu)勢越發(fā)明顯，但同時(shí)其開(kāi)發(fā)的復雜度也在提升，這是FPGA廠(chǎng)商面臨的機遇和挑戰。當進(jìn)入到28nm工藝節點(diǎn)，以及隨著(zhù)SoC FPGA和3D IC的出現，這種應用需求和產(chǎn)品開(kāi)發(fā)間的矛盾會(huì )更加明顯。

　　這里也不得不提系統廠(chǎng)商產(chǎn)品開(kāi)發(fā)的一個(gè)趨勢，那就是在一些保持穩定高速增長(cháng)的應用領(lǐng)域即上面提到的通信、工業(yè)等，產(chǎn)業(yè)的加速發(fā)展使這些領(lǐng)域的競爭日益激烈，為保證市場(chǎng)空間和利潤，讓相關(guān)產(chǎn)品開(kāi)發(fā)周期不斷縮短，要求更短的產(chǎn)品上市時(shí)間、更低的成本，據楊飛介紹，目前典型的業(yè)界產(chǎn)品開(kāi)發(fā)周期為6~9個(gè)月，就會(huì )對芯片供應商提出更高的要求，必須簡(jiǎn)化系統廠(chǎng)商的開(kāi)發(fā)難度、降低開(kāi)發(fā)成本。

　　這是目標應用市場(chǎng)的需求，也讓賽靈思看到他們必須要做的一件事，為服務(wù)好用戶(hù)，必須為自己的FPGA產(chǎn)品的應用設計做減法，即提供IP，簡(jiǎn)化用戶(hù)的產(chǎn)品設計，幫助他們節省開(kāi)發(fā)時(shí)間。于是賽靈思便開(kāi)始了布局，他們首先考慮的是自己最大的一塊市場(chǎng)網(wǎng)絡(luò )和通信基礎設施，在過(guò)去的三年里，賽靈思投資10億美金，先后收購了Omiino、Modelware、Sarance和Modesat幾家提供IP和設計服務(wù)的公司，來(lái)豐富自己在通信系統設備方面的IP庫。但我們也知道，賽靈思有自己原有的IP庫，現在加入了收購來(lái)的IP庫，同時(shí)現有很多通信設備廠(chǎng)商也有自己的IP庫，在產(chǎn)品設計時(shí)往往會(huì )綜合考慮和運用這些IP，怎樣將這些IP都整合起來(lái)，讓用戶(hù)可以充分運用IP的定制化和FPGA的靈活性是一個(gè)很大的問(wèn)題。沒(méi)關(guān)系，賽靈思早就考慮到了這個(gè)問(wèn)題，于是有了Vivado設計平臺的問(wèn)世。楊飛介紹，“賽靈思的IP、收購的第三方IP以及用戶(hù)自有IP基本采用業(yè)界公共標準，在Vivado這個(gè)平臺上，用戶(hù)可以實(shí)現這些IP的調用、整合、自定義和整體布局布線(xiàn)。”

　　于是水到渠成，賽靈思最新SmartCORE IP產(chǎn)品組合正式進(jìn)入應用。賽靈思推出的面向通信基礎架構的SmartCORE IP庫，涵蓋了從無(wú)限異構網(wǎng)絡(luò )、回程、核心到邊緣到數據中心應用的眾多IP產(chǎn)品組合，包括數字前段，回程調制解調器、L1 PHY+l2/3、流量管理、包處理、CPRI、JESD、PCIe、以太網(wǎng)、多路選擇器、SAR等等，可滿(mǎn)足有線(xiàn)、無(wú)線(xiàn)、數據中心的廣泛應用。“這些IP都是經(jīng)過(guò)驗證的，賽靈思還可為客戶(hù)提供針對集成和定制的服務(wù)，包括硬軟件分區、系統級架構定義、IP集成和定制以及ISO認證、UVM和System Verilog”楊飛表示，“同時(shí)網(wǎng)絡(luò )應用還只是賽靈思的第一步，很快我們會(huì )在4月份推出面向工業(yè)的Smarter Vision系統解決方案，為機器視覺(jué)應用提供各種IP支持。”

　　劍指ASSP/ASIC

　　賽靈思最新的系統方案提供商的發(fā)展戰略是要填補ASSP/ASIC的市場(chǎng)空白。“以通信設備為例，系統設備商正在整合，客戶(hù)逐漸集中，導致半導體廠(chǎng)商的競爭日益激烈，對ASSP和ASIC廠(chǎng)商而言，對客戶(hù)的依賴(lài)度會(huì )更高，如果市場(chǎng)需求不足，其前期產(chǎn)品開(kāi)發(fā)的研發(fā)投入將難以保證，只有毛利保證在60~70%左右才能讓企業(yè)健康、良性發(fā)展。所以我們看到近幾年來(lái)，全球前16大ASSP廠(chǎng)商有一半以上都陷入虧損，這一方面和產(chǎn)業(yè)背景的不景氣有關(guān)，也折射出ASSP這種商業(yè)模式的一些弱點(diǎn);ASSP和ASIC的另一個(gè)劣勢是缺少差異化，不夠靈活，如果為了滿(mǎn)足多樣化需求而過(guò)度設計，則會(huì )導致成本負擔過(guò)重;同時(shí)系統設備的發(fā)展趨勢是高性能、低功耗、低成本。而這些都是賽靈思FPGA產(chǎn)品的優(yōu)勢所在。”楊飛在分析和ASSP/ASIC廠(chǎng)商的競爭時(shí)如是說(shuō)。

　　賽靈思推出的面向小蜂窩DFE和1層/2層基帶卸載應用的Smarter解決方案，相比ASSP的解決方案，其性能提高2倍，成本降低25%，總功耗降低35%;面向OTN-400G轉發(fā)器的Smarter解決方案，較之現有ASSP的方案，性能提高4倍，成本降低30%，總功耗降低40%;面向80G QoS高端NIC的Smarter解決方案，相比ASSP 的方案，性能提高2倍，成本降低40%，總功耗降低50%。所有這些方案的另一大特點(diǎn)是原有多芯片的解決方案現在都可以只用一顆賽靈思的FPGA產(chǎn)品來(lái)實(shí)現，簡(jiǎn)化產(chǎn)品開(kāi)發(fā)流程和設計。楊飛也自信的提到，在過(guò)去的12個(gè)月里，已有多個(gè)通信領(lǐng)域的客戶(hù)正在采用賽靈思提供的Smarter 解決方案替代原有ASSP或ASIC的解決方案。通過(guò)集成或替換ASIC或ASSP，賽靈思預計SmartCORE IP 在通信領(lǐng)域設計中的采用率可達到40%。