<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 利用FPGA實(shí)現視頻顯示接口

利用FPGA實(shí)現視頻顯示接口

作者: 時(shí)間:2012-11-05 來(lái)源:電子系統設計 收藏

   顯示器市場(chǎng)分為:大批量應用,如臺式機、筆記本顯示器和電視機面板;中等批量應用,如小型人機接口(HMI)面板和大尺寸數字標牌。本文將探討的是大尺寸顯示器面板應用(表1),其中是一個(gè)備受關(guān)注的選擇,它可以滿(mǎn)足緊迫的產(chǎn)品周期和大量的高速接口和處理需求。

本文引用地址:http://dyxdggzs.com/article/138507.htm

  有3個(gè)常用的顯示標準:7:1低壓差分標準(LVDS),數字接口(DVI)和高清多媒體接口(HDMI)。

  

表1:大尺寸顯示面板應用概述。(電子系統設計)

 

  表1:大尺寸顯示面板應用概述。

  7:1 LVDS

  需要一個(gè)集成的LCD顯示屏的應用通常使用7:1 LVDS連接。7:1接口采用了低壓差分信號(LVDS)I/O標準。VESA(電子標準協(xié)會(huì ))定義了LCD顯示器的7:1 LVDS接口。它在筆記本電腦和上網(wǎng)本中非常常見(jiàn),用于將主板連接到LCD屏幕(圖1)。LCD顯示器的每一個(gè)像素都由紅、綠、藍(RGB)三個(gè)元素組成,可構成顯示屏上所有可能的顏色。

  

 

  圖1:用于將LCD屏幕連接到筆記本電腦PCB的7:1 LVDS線(xiàn)纜。

  為便于數字顯示數據至LCD顯示屏的傳輸,并盡可能地減少連接,可將數據轉換為串行格式。7:1 LVDS標準使用3或4個(gè)LVDS數據通道和一個(gè)LVDS時(shí)鐘通道。更高分辨率的顯示器將使用4個(gè)LVDS數據通道和一個(gè)LVDS時(shí)鐘。在一個(gè)時(shí)鐘周期內,每條數據線(xiàn)上有7個(gè)串行數據位(圖2),即數據傳輸速率比時(shí)鐘周期快7倍。如果3個(gè)LVDS數據通道正在傳輸數據(例如從一臺筆記本電腦的主板開(kāi)始),那么每種顏色的RGB數據將包含6個(gè)數據位,加上HSYNC、VSYNC和DATA ENABLE(DE),一共有21位。然后,這些位串行傳輸到LVDS差分通道。

  

 

  圖2:7:1 LVDS對于數據關(guān)系的線(xiàn)纜時(shí)鐘。

  萊迪思半導體(Lattice)提供了一個(gè)非常有效的參考設計,同時(shí)支持LatticeXP2、LatticeECP2M和LatticeECP3 中的7:1 LVDS接收與發(fā)送。即使是極小外形封裝的最小器件也都支持多個(gè)接口。

fpga相關(guān)文章:fpga是什么



上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: FPGA 視頻

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>