IC設計有四大挑戰

　　Mentor Graphics公司董事長(cháng)兼CEO Walden Rhines近日在北京的Mentor Forum稱(chēng)，過(guò)去十年，IC設計主要面臨四個(gè)挑戰。

　　半導體工藝制造方面的OPC(光學(xué)鄰近校正技術(shù)，Optical Proximity Correction)。在晶圓片光刻時(shí)，當線(xiàn)距越來(lái)越小時(shí)，光打到晶圓片上時(shí)有很多失真現象，因此需要EDA工具來(lái)解決。

　　ESL(電子系統級)高層次設計的早期驗證和分析。在設計沒(méi)做完之前，就可以分析未來(lái)的性能如何。

　　功能驗證。過(guò)去十年，隨著(zhù)設計復雜度的提升，功能驗證花費越來(lái)越多的時(shí)間。

　　分析工具。在生產(chǎn)之前，驗證和分析越來(lái)越多，包括功耗分析——過(guò)去業(yè)界不太關(guān)注0.5微米、0.35微米、0.18微米及以下的功耗。但是隨著(zhù)特征尺寸的減少，漏電流增加，現在沒(méi)有一個(gè)IC工具不對功耗進(jìn)行優(yōu)化。

　　有新的挑戰，就有EDA業(yè)的成長(cháng)機會(huì )。每次有新問(wèn)題，每年的EDA營(yíng)業(yè)額就增長(cháng)。

　　當前熱門(mén)趨勢是20nm和3D IC。在3D IC方面，Mentor是第一個(gè)提出解決方案的公司。3D也是封裝方面的問(wèn)題，Mentor的PCB(印制電路板)工具能夠導入到3D的設計中。另外，驗證，封裝，分析，布局&布線(xiàn)等方面也需要EDA公司推出完整的工具。Mentor的Calibre PERC，使設計人員在設計時(shí)就可以分析可靠性，不用生產(chǎn)出來(lái)后再拿到基臺上去測試，保證了ESD(靜電放電)保護和綜合電路可靠性驗證。  
                         
                          照片 Mentor Forum北京站