MIPS推出新一代Aptiv?處理器

　　為數字家庭、網(wǎng)絡(luò )和移動(dòng)應用提供業(yè)界標準處理器架構與內核的領(lǐng)導廠(chǎng)商美普思科技公司 (MIPS Technologies, Inc)日前宣布推出了新一代 Aptiv微處理器內核，包括 proAptiv、interAptiv 和 microAptiv 系列產(chǎn)品，可為 目標市場(chǎng)提供三種不同的性能水平。

　　基于MIPS32™ Release 3架構，這些新產(chǎn)品將增強 MIPS 在家庭娛樂(lè )和網(wǎng)絡(luò )市場(chǎng)的領(lǐng)導地位，并向海量的嵌入式系統延伸，同時(shí)成為移動(dòng)市場(chǎng)中富有競爭力的替代解決方案。對移動(dòng)設備來(lái)說(shuō)，Aptiv可為平板電腦和智能手機的應用處理器提供頂尖的多核性能，為基帶處理提供高效的多線(xiàn)程技術(shù)，并為觸摸屏控制器、SIM卡和安全、以及 GPS 等嵌入式控制和應用提供入門(mén)級性能。

　　ProAptiv 系列的重要特征：

• 領(lǐng)先的高端 CPU 性能與效率，超過(guò)4.4 CoreMark/MHz 和 3.5 DMIPS/MHz 1的性能，比同類(lèi)競爭 內核IP 2相比明顯更小的硅面積
• 是高端移動(dòng)設備和智能家庭娛樂(lè )產(chǎn)品等聯(lián)網(wǎng)消費電子產(chǎn)品的應用處理器和網(wǎng)絡(luò )應用中控制處理器的理想選擇
• 高效的頂級性能，可減少許多移動(dòng)應用中諸如“big.LITTLE”等額外的電源管理設計開(kāi)銷(xiāo)
• 比老一代MIPS32 74K™/1074K™ 超標量單核/多核產(chǎn)品高 60%-75% 的 CoreMark 和DMIPS 分數
• 每個(gè)內核1 至多個(gè)線(xiàn)程高度可擴展，并能在多核同步處理系統(CPS)下實(shí)現最多可達六個(gè)內核的多核系統
• 主要的架構特性和增強功能：

　　    o 高性能多發(fā)射、深度亂序執行架構以及先進(jìn)的分支預測
    　　o 新款更高性能的浮點(diǎn)運算單元(FPU)，與內核 1 :1 的時(shí)鐘頻率，雙精度執行
    　　o 單核或多核(最多為 6核)配置
    　　o 增強性能的緊耦合第二代一致性管理器和L2 二級高速緩存控制器，實(shí)現更低的系統總延時(shí)
    　　o MIPS ASE v2數字信號處理(DSP)架構擴展
    　　o 高效的增強虛擬地址(EVA)，32位地址下實(shí)現3GB以上 的用戶(hù)空間訪(fǎng)問(wèn)

　　interAptiv 系列的重要特性：

• interAptiv 內核采用平衡的9級流水線(xiàn)設計和多線(xiàn)程技術(shù)，可提供領(lǐng)先的性能與效率，能以比同類(lèi)競爭內核更小的晶圓面積實(shí)現多出 50% 以上的 CoreMark/MHz
• 適合需要并行處理和對成本和功耗優(yōu)化要求比較高的應用，如智能網(wǎng)關(guān)、LTE基帶處理、SSD 控制器和汽車(chē)電子等
• 每個(gè)內核具備 1 至多個(gè)線(xiàn)程的可擴展性解決方案，并能在多核同步處理系統(CPS)下提供最多四核的多核方案
• 特性和增強功能：

　　    o 多線(xiàn)程流水線(xiàn)實(shí)現了雙虛擬處理器，可被 SMP Linux 操作系統視為兩個(gè)完整的 CPU
    　　o 硬件QoS、線(xiàn)程管理和線(xiàn)程間通信支持，能為實(shí)時(shí)應用實(shí)現最佳控制
    　　o 增強性能的緊耦合第二代一致性管理器和L2 二級高速緩存控制器，實(shí)現更低的系統總延時(shí)
    　　o 支持多達兩個(gè) I/O 一致性管理單元
    　　o 內核和 CPS 級功耗管理
    　　o L1 一級數據高速緩存、L2 高速緩存和數據 SPRAM支持 ECC
    　　o 高效的增強虛擬地址(EVA)，32位地址下實(shí)現3GB以上 的用戶(hù)空間訪(fǎng)問(wèn)
    　　o 可選的浮點(diǎn)運算單元