<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 市場(chǎng)分析 > 引領(lǐng)28nm FPGA“智”造時(shí)代

引領(lǐng)28nm FPGA“智”造時(shí)代

作者:王瑩、李健、萬(wàn)翀 時(shí)間:2011-12-23 來(lái)源:電子產(chǎn)品世界 收藏

  賽靈思的楊飛承認,考慮到28nm時(shí)的掩膜成本比前一代工藝更高,同時(shí)賽靈思還要為芯片增加更多的性能和功能所帶來(lái)的芯片復雜度的提升、軟件效率的提升、更多的測試流程、開(kāi)發(fā)更多的解決方案(賽靈思目標設計平臺,TDP),所以賽靈思在28nm節點(diǎn)的研發(fā)投入較其他企業(yè)會(huì )更高。但是,研發(fā)的高投入是可以通過(guò)更多的市場(chǎng)和應用來(lái)抵消掉。由于的可重新編程性,所以賽靈思不需要像ASIC/ASSP那樣針對細致化的市場(chǎng)或應用來(lái)開(kāi)發(fā)方案。因此,掩膜和研發(fā)成本就可以在許多不同的應用和市場(chǎng)中攤銷(xiāo)掉了。最新的SSI技術(shù)(堆疊硅片互聯(lián))可以有效地幫助賽靈思實(shí)現大型芯片的生產(chǎn)良率,從而降低成本并開(kāi)發(fā)出大型。因此相信在28nm節點(diǎn)或者更先進(jìn)的工藝上,FPGA是比ASIC和ASSP更具競爭優(yōu)勢的。

本文引用地址:http://dyxdggzs.com/article/127380.htm

  在降低設計總成本方面,賽靈思和Synopsys合作采取并收到明顯效果的3項措施如下:

 ?、碧峁┖细竦臉藴试?、內存和接口IP;

 ?、差A測試流程的優(yōu)化;

 ?、晨焖僭秃虵PGA。

  賽靈思28nm工藝平臺產(chǎn)品家族

  以Virtex為統一架構基礎,賽靈思將其28nm FPGA產(chǎn)品劃分三個(gè)系列:低端的Artix-7,中端的Kintex-7和高端的Virtex-7。相比于賽靈思之前的Virtex和Sparten兩大架構,7系列FPGA共享統一架構,并且采用TSMC高性能、低功耗(HPL)28nm工藝制造而成,具有優(yōu)秀的可擴展性和高效的生產(chǎn)率,能夠在A(yíng)rtix-7、Kintex-7與Virtex-7 FPGA系列之間方便地進(jìn)行移植,系統制造商能夠對成功設計方案輕松進(jìn)行擴展,以滿(mǎn)足更低成本、更低功耗或更高性能的要求。

  這三個(gè)系列將幫助賽靈思贏(yíng)得更大的ASIC和ASSP市場(chǎng)份額,深入地打入從低功耗醫療設備到最高性能的有線(xiàn)和無(wú)線(xiàn)網(wǎng)絡(luò )設備更為廣闊的垂直市場(chǎng)。另外,在28nm工藝平臺之上,賽靈思還推出可擴展處理平臺的Zynq產(chǎn)品系列,并配合相應的ISE軟件開(kāi)發(fā)環(huán)境。

  三大產(chǎn)品系列

  Kintex-7:低功耗及良好性?xún)r(jià)比

  2011年3月,賽靈思全球第一款28nm產(chǎn)品——Kintex-7 325T FPGA發(fā)貨。

  借助新的中端系列Kintex-7,賽靈思現在能夠為市場(chǎng)提供高性?xún)r(jià)比的FPGA產(chǎn)品。Kintex-7器件的性能比Artix-7 FPGA高40%,比Spartan-6快得多。Kintex-7系列器件的價(jià)格和功耗將是Virtex-6 FPGA的一半,但性能和功能等同。

  Kintex-7器件特別受要求成本效益的信號處理應用的歡迎,是實(shí)施長(cháng)期演進(jìn)(LTE)無(wú)線(xiàn)射頻和基帶子系統的理想選擇。配合賽靈思近期發(fā)布的第四代部分可配置技術(shù),7系列的用戶(hù)可以進(jìn)一步降低功耗和成本,實(shí)現毫微微基站、微型基站和一般基站的廣泛部署。這些器件的串行連接性能、存儲性能和邏輯性能非常適合于大規模有線(xiàn)通信,比如把高速網(wǎng)絡(luò )帶到小區和每家每戶(hù)的10G無(wú)源光網(wǎng)絡(luò )(PON)光線(xiàn)路終端(OLT)線(xiàn)卡。

  此外,Kintex-7 FPGA還適用于消費電子市場(chǎng)上的高清3D平板顯示器、用于新一代廣播視頻點(diǎn)播系統的互聯(lián)網(wǎng)視頻協(xié)議橋、軍用航電需要的高性能圖像處理系統和支持多達128個(gè)高分辨率信道的超聲設備。

  Virtex-7:支持下一代高帶寬系統

  2011年6月,Virtex-7的首款產(chǎn)品Virtex-7 485T面世。

  Virtex-7 FPGA專(zhuān)門(mén)針對需要最高性能和最高帶寬連接功能的通信系統進(jìn)行了精心優(yōu)化,相對前代FPGA系統在容量翻番的同時(shí),實(shí)現了30%的系統性能提升和50%的功耗下降。Virtex-7 FPGA 具有200萬(wàn)個(gè)邏輯單元、85Mb內存、6.7Tb-MACS DSP吞吐量、2.8Tb/s串行帶寬以及完全集成的靈活混合信號功能,非常適用于最高性能的無(wú)線(xiàn)、有線(xiàn)、廣播基礎設備、航空航天與軍用系統、高性能計算以及ASIC原型設計與仿真應用領(lǐng)域。

  Virtex-7系列由T、XT和HT器件組成,可滿(mǎn)足不同的市場(chǎng)需求。

  Artix-7:低功耗和低成本

  Artix-7預計2012年上半年面市。新系列Artix是英文arctic(北極)的諧音,象征著(zhù)該產(chǎn)品將有極低功耗(熱量)。

  作為入門(mén)級產(chǎn)品,新Artix-7系列具有最低的絕對功耗和成本,并采用小尺寸封裝,密度為20,000到355,000邏輯單元。該器件的價(jià)格比Spartan-6 FPGA低35%,速度快30%,功耗低50%。從Spartan-6 FPGA轉移到Artix-7器件,設計人員可以實(shí)現將靜態(tài)功耗降低85%并將動(dòng)態(tài)功耗降低35%。

  Zynq:可擴展處理平臺

  賽靈思2011年3月推出了全球第一個(gè)可擴展處理平臺Zynq系列,為嵌入式領(lǐng)域注入了一股新鮮血液,徹底打破了傳統嵌入式處理器的性能瓶頸。

  



關(guān)鍵詞: Xilinx FPGA 201112

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>