Altera率先實(shí)現28-nm FPGA與PLX技術(shù)公司PCIe Gen3交換機的互操作

　　Altera公司今天宣布，成功實(shí)現28-nm Stratix V GX FPGA與PLX技術(shù)公司ExpressLane PCI Express (PCIe) Gen3的互操作。Stratix V GX FPGA具有硬核PCIe Gen3 IP模塊，是目前發(fā)售的能夠與PCIe Gen3交換機實(shí)現互操作的唯一一款FPGA。

　　Altera元器件市場(chǎng)資深總監Patrick Dorsey評論說(shuō)：“業(yè)界性能最好的28-nm FPGA與業(yè)界第一款PCIe Gen3交換機實(shí)現互操作后，用戶(hù)能夠將精力集中在設計問(wèn)題上，而不是器件之間電信號兼容性的驗證問(wèn)題，因此，顯著(zhù)縮短了開(kāi)發(fā)時(shí)間。在高性能前沿應用中，Stratix V中的硬核PCIe Gen 3 IP模塊減少了對邏輯資源的占用，同時(shí)提高吞吐量，降低功耗。”

　　Stratix V FPGA具有四個(gè)硬核PCIe Gen3 x8 IP模塊。PCIe Gen3 IP模塊支持x1、x2、x4和x8通路配置，每個(gè)通路傳送速率高達8-Gbps，與前一版本的Gen2 x8相比，使用Gen3 x8通路，吞吐量提高了兩倍。與相應的軟核實(shí)施方案相比，Stratix V FPGA中的PCIe IP硬核模塊節省了100,000多個(gè)邏輯單元。硬核PCIe Gen3 IP模塊將PCIe協(xié)議堆棧嵌入到FPGA中，包括收發(fā)器模塊、物理層、數據鏈路層和會(huì )話(huà)層。Stratix V FPGA的PCIe Gen3 IP面向PCIe基本規范Rev 3.0、2.x和1.x。

　　PLX市場(chǎng)和業(yè)務(wù)開(kāi)發(fā)副總裁David Raun評論說(shuō)：“在輔助支撐系統的開(kāi)發(fā)過(guò)程中，Stratix V GX FPGA與PLX PCIe Gen3交換機的互操作性非常關(guān)鍵，我們很高興看到Altera這樣的領(lǐng)先企業(yè)開(kāi)發(fā)Gen3產(chǎn)品。PLX于2010年率先推出業(yè)界的第一款PCIe Gen3硅片，目前仍然是唯一發(fā)售Gen3交換機的公司，已經(jīng)準備好為這一迅速發(fā)展的市場(chǎng)提供服務(wù)。”

　　PCIe Gen3是業(yè)界最流行的高速互聯(lián)最新技術(shù)，PLX交換機在服務(wù)器、存儲和通信平臺上突破創(chuàng )新，提高端口數量，支持功能更強大、更新的設計。PLX Gen3系列產(chǎn)品包括11個(gè)器件，有12至48個(gè)通路，以及3到18個(gè)端口，為開(kāi)發(fā)提供更多的配置。目前PLX提供所有器件。

　　Altera的28-nm器件系列——為滿(mǎn)足特殊設計需求而定制

　　Altera的28-nm FPGA系列是業(yè)界最全面的器件產(chǎn)品，定制滿(mǎn)足用戶(hù)的各種設計需求。該系列通過(guò)其Arria® V、Cyclone V和Stratix V FPGA系列以及HardCopy V ASIC系列，為用戶(hù)提供清晰的差異化解決方案。在工藝技術(shù)、體系結構、收發(fā)器技術(shù)和硬核知識產(chǎn)權(IP)模塊上加大投入，設計人員采用該系列產(chǎn)品滿(mǎn)足自己的成本、性能和低功耗需求，而且縮短開(kāi)發(fā)時(shí)間，減小工作量。