數字低通：名稱(chēng)雖然不同 卻仍是一種濾波器

　　[Dave坐在實(shí)驗室中，凝視著(zhù)充滿(mǎn)Verilog代碼的屏幕……]

　　T：你好Dave，現在你在做什么?!

　　D：噢，你好T博士，這是一個(gè)新的芯片的印刷電路板(PCB)原型，它是一個(gè)混合信號芯片。我們正在構建一個(gè)FPGA的數字部分。FPGA的Verilog代碼看起來(lái)是這樣的。(Dave手指著(zhù)屏幕。)

　　圖1：一個(gè)8位計數器的Verilog代碼片段

　　T：它看起來(lái)很像一個(gè)程序，像C代碼。是誰(shuí)寫(xiě)的所有這些代碼?

　　D：我們的一位首席工程師Warren Craddock，把這個(gè)放在一起，你是對的——雖然我不是專(zhuān)家，但我可以利用我以往在C語(yǔ)言方面經(jīng)驗修改別人的代碼。一個(gè)很大的不同在于，軟件C代碼是由一個(gè)處理器執行的，而Verilog語(yǔ)言被編譯成了硬件邏輯。他們說(shuō)，Verilog是“并發(fā)的”(每個(gè)語(yǔ)句都是同時(shí)執行，因為每個(gè)語(yǔ)句都有其自己的專(zhuān)用邏輯)，而C代碼是“順序的”(語(yǔ)句是順序執行的，這是因為只有一個(gè)處理器)。

　　T：很有意思，但你仍然只是工作在這些位(bit)上。你不可能真正地處理這些信號，對吧?

　　D：這是模擬設計師一種常見(jiàn)的誤解。的確，在大多數情況下，一個(gè)位并不能很好地代表一個(gè)模擬信號，即使你收集了進(jìn)入一條總線(xiàn)一大堆位，它只代表一個(gè)數字。數字的數量隨著(zhù)位的數量急劇增加，這樣8位就給了我256個(gè)選擇，而12位可以給我4000個(gè)選擇。

　　T：所以一條總線(xiàn)可以代表一個(gè)模擬信號，同樣，A-D轉換器代表了其輸出端的模擬輸入。時(shí)間和幅度都被量化了。

　　D：沒(méi)錯。一個(gè)8位轉換器可將0至2V輸入分成256個(gè)數字，并在每個(gè)時(shí)鐘周期生成一個(gè)數字?，F在信號是一個(gè)數字流。

　　T：聽(tīng)起來(lái)非常昂貴。你總得需要A-D和D-A轉換器。

　　D：不一定。我們可以從模擬信號開(kāi)始——但我們不是必須那樣。我們可以在邏輯中內部生成信號，代表斜率、三角波、正弦波信號，等等。這些信號不一定能到達模擬世界，但我們可以用濾波器、調制器和峰值檢測器將這些信號處理得像模擬信號一樣。

　　T：時(shí)間就是一個(gè)例子。我能想到的最簡(jiǎn)單的濾波器是一個(gè)RC低通濾波器(LPF)。讓我來(lái)畫(huà)出電路和它的波特圖。

　　圖2：模擬RC的波特圖和脈沖響應

　　(圖字：連續時(shí)間(模擬)單極RC低通濾波器;原理圖;脈沖響應(時(shí)域);波特圖振幅響應(頻域))