賽靈思推出ISE13設計套件

　　全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))宣布推出 ISE® 13設計套件。這款屢獲殊榮的設計工具和 IP 套件新增了許多增強特性，可以提高片上系統(SoC) 設計團隊的生產(chǎn)力，針對 Spartan®-6、Virtex®-6 和 7 系列 FPGA 以及行業(yè)領(lǐng)先的容量高達 200 萬(wàn)個(gè)邏輯單元的 Virtex-7 2000T 器件，加速實(shí)現真正的即插即用 IP。針對減少開(kāi)發(fā)時(shí)間和成本，ISE 13設計套件引入了加速驗證、支持 IP-XACT 的即插即用 IP以及全新的Team Design Flow，讓多名工程師利用時(shí)序可重復功能同時(shí)開(kāi)展工作，從而縮短設計周期。

　　由于賽靈思已經(jīng)推出系統門(mén)容量高達數百萬(wàn)的 FPGA，例如采用堆疊硅片互連技術(shù) 的Virtex-7 2000T 器件，能夠將串行、并行和數字信號處理融合到一個(gè)芯片之上，并提供高達 28Gbps 的收發(fā)器速度，因此，生產(chǎn)力的需求在這些高度復雜的設計中極為重要。

　　然而，根據《國際半導體技術(shù)發(fā)展藍圖》(International Technology Roadmap for Semiconductors)，若要維持生產(chǎn)力曲線(xiàn)，行業(yè)必須將周期縮短 50%。由于超過(guò)一半的設計周期都花在了驗證環(huán)節上，ISE 13設計套件采用了新的硬件協(xié)同仿真功能和AMBA®4 AXI4(高級擴展接口)總線(xiàn)函數仿真模型，可以直接提高設計驗證團隊的生產(chǎn)力。

　　加速驗證流程

　　利用由開(kāi)發(fā)板、套件和賽靈思 ISE 仿真器構成的賽靈思陣容強大的產(chǎn)品組合，設計團隊現在可以將仿真運行時(shí)間從之前的數小時(shí)縮短到幾分鐘。通過(guò)實(shí)時(shí)仿真，驗證工程師可以測試已實(shí)施的設計模塊，同時(shí)把其它開(kāi)發(fā)中的模塊留在仿真器中，從而將整體驗證速度提升至原來(lái)的 100 倍(相比原始本地仿真)。新的可選 AXI4 總線(xiàn)函數模型也可以添加到驗證測試平臺，進(jìn)一步加快驗證速度，驗證客戶(hù)提供的 IP 的互聯(lián)邏輯，提高整體生產(chǎn)力。

　　新的Team Design Flow

　　ISE 13設計套件采用了全新Team Design方法(參見(jiàn)利用Team Design提高生產(chǎn)力)，讓各組開(kāi)發(fā)人員可以同時(shí)工作，解決多名工程師合作開(kāi)展一個(gè)項目時(shí)所面臨的挑戰。

　　ISE 設計套件營(yíng)銷(xiāo)高級總監 Tom Feist 表示：“設計片上系統(SoC)非常復雜，通常是一個(gè)國際性開(kāi)發(fā)團隊共同開(kāi)展一個(gè)設計項目。不僅HDL的開(kāi)發(fā)需要動(dòng)用多名工程師，另外還需要單獨的工程師扮演整合人員，負責整個(gè)系統設計的整合和實(shí)施。而更具挑戰的是開(kāi)發(fā)不同設計模塊的團隊可能來(lái)自幾個(gè)不同的公司。”

　　通過(guò)完善 ISE 12設計套件中的設計保存能力，Team Design Flow可以提供更多功能，確定已完成設計部分的早期實(shí)施結果，而無(wú)需等待其他設計團隊。這項全新功能支持高級優(yōu)化，例如智能時(shí)鐘門(mén)控，它可以降低多達 30% 的動(dòng)態(tài)功耗，加快剩余設計的時(shí)序收斂和時(shí)序保存，提高整體生產(chǎn)力，減少設計迭代問(wèn)題。

　　支持 IP-XACT 的即插即用 IP

　　通過(guò)加快設計重用，ISE 13設計套件現在可以提供新的符合賽靈思即插即用計劃(參見(jiàn) AXI4 互連為即插即用 IP 鋪平道路)的開(kāi)放標準，簡(jiǎn)化使用賽靈思和第三方 IP 進(jìn)行的開(kāi)發(fā)工作，縮短設計創(chuàng )建時(shí)間。該版本新增了AXI 互連配置選項，可以利用稀疏連接模式的 AXI4 互連將互連硅芯片面積減少 50%。高性能的 AXI4 系統可以將客戶(hù)的互聯(lián)和內存接口系統帶寬提升 20%?，F在，用戶(hù)可以針對自己的性能或空間面積輕松定制系統，以實(shí)現最佳系統拓撲。

　　另外，賽靈思還為其聯(lián)盟成員提供了新的基于 IP-XACT 的IP Packager，讓聯(lián)盟成員能打包他們自己的 IP，以便在 CORE Generator™ IP 庫之外輕松訪(fǎng)問(wèn) IP。IP-XACT 可以為賽靈思及其聯(lián)盟計劃成員的 IP 帶來(lái)一致的用戶(hù)體驗。在 ISE 13設計套件中，目前已經(jīng)有 50 個(gè)賽靈思 IP 內核支持 IP-XACT，未來(lái)一年之內，所有賽靈思 IP 內核將全部支持 IP-XACT。未來(lái)版本將對客戶(hù)開(kāi)放這一功能，以便他們輕松復用其IP。