SPARQ系列述評之二

　　摘要：隨著(zhù)半導體工藝的不斷發(fā)展，數字信號的速率也愈來(lái)愈高，Gbps以上的高速信號已經(jīng)隨處可見(jiàn)。面對高速設計的新領(lǐng)域，硬件設計工程師們需要改變傳統的設計理念，他們需要以更加超前的思維去思考自己將要設計的信號的質(zhì)量，或許在制定產(chǎn)品設計方案的時(shí)候就需要進(jìn)行調研;需要在設計過(guò)程的每一個(gè)環(huán)節去思考信號質(zhì)量問(wèn)題，如方案設計環(huán)節，原理圖設計環(huán)節，PCB設計環(huán)節，測試驗證環(huán)節等等;需要考慮到系統中的每一個(gè)構成成分可能給信號質(zhì)量帶來(lái)的影響，如過(guò)孔，電容，電感，阻抗，接插件等等;所有高速設計相關(guān)的問(wèn)題也常被統稱(chēng)為信號完整性(即SI，Signal Integrity)問(wèn)題，SI是當前硬件設計工程師們的一個(gè)最熱門(mén)的話(huà)題之一。和SI相關(guān)的兩個(gè)最為重要的工作是信號完整性仿真和信號完整性測試。信號完整性仿真是指使用仿真軟件將芯片、信號傳輸鏈路的模型連接到一起，進(jìn)行初步的信號質(zhì)量的預測，信號完整性仿真中一個(gè)最為重要的模型是S參數模型，它常被用來(lái)模擬傳輸線(xiàn)、過(guò)孔、接插件等的模型，在仿真之初S參數常常是通過(guò)電磁場(chǎng)仿真軟件等仿真的方法獲得，然后再用相應的測試儀器如TDR、VNA以及力科新推出的新型專(zhuān)用于信號完整性領(lǐng)域的信號完整性網(wǎng)絡(luò )分析儀SPARQ等進(jìn)行測試驗證。S參數模型貫穿于整個(gè)信號完整性分析過(guò)程，它是一切信號完整性問(wèn)題的心臟。

　　關(guān)鍵詞： 信號完整性 仿真 S參數 建立時(shí)間 保持時(shí)間

　　一、信號完整性的基本概念

　　SI(Signal Integrity)是指傳輸系統在信號的傳輸過(guò)程中保持信號的時(shí)域和頻域特性的能力。

　　在理想情況下，信號在傳輸過(guò)程中不應該發(fā)生任何的變化，但是真正理想的傳輸通道是不存在的，實(shí)際情況是信號經(jīng)過(guò)一個(gè)非理想的傳輸通道后會(huì )發(fā)生各種各樣的信號完整性問(wèn)題。從信號質(zhì)量角度考慮，主要有過(guò)沖、下沖、振鈴、反射等，信號質(zhì)量問(wèn)題會(huì )導致接收端芯片錯誤的判別接收到的信號的邏輯特性，如將0電平誤認為是1電平，從而出現數據傳輸錯誤，另外一方面是時(shí)序問(wèn)題，主要表現為數據和時(shí)鐘之間的時(shí)序關(guān)系，如接收端的時(shí)鐘信號和數據信號不滿(mǎn)足建立時(shí)間和保持時(shí)間。

　　概括來(lái)說(shuō)，信號完整性問(wèn)題主要表現為兩個(gè)方面，一是信號質(zhì)量問(wèn)題;二是時(shí)序問(wèn)題(主要是建立時(shí)間和保持時(shí)間)。

　　1、信號質(zhì)量問(wèn)題