下一代低VCEsat雙極晶體管

　　通過(guò)選擇不同的低電阻襯底，例如圖1所示的摻磷或摻砷襯底，可以大幅降低壓降中半導體部分引起的壓降所占的比例。另一個(gè)重要的影響因素是電流分布，它應在整個(gè)芯片范圍內盡可能保持均衡，并且將芯片前端金屬化的擴展電阻降至最低。對于BISS晶體管，芯片中的電流均衡分布通過(guò)一種稱(chēng)為網(wǎng)格設計(將晶體管分成不同的柵格結構)的方法來(lái)實(shí)現。BISS 4晶體管采用受專(zhuān)利保護的雙層金屬化布局，能夠盡量提升發(fā)射極線(xiàn)路金屬厚度，從而將飽和電阻降至最低(參見(jiàn)圖2)。

　　縮短開(kāi)關(guān)時(shí)間：集成鉗位元件，降低擴散電容

　　要在降低飽和電壓的基礎上縮短開(kāi)關(guān)時(shí)間，關(guān)鍵是盡量降低開(kāi)關(guān)操作中的晶體管擴散電容。這主要通過(guò)集成的寄生鉗位結構(圖3)來(lái)實(shí)現，該設計可以避免過(guò)度驅動(dòng)飽和狀態(tài)下的晶體管并有效降低晶體管的存儲時(shí)間ts。

　　典型應用

　　低VCEsat晶體管兼具雙極晶體管的優(yōu)勢和低RCEsat值(可與典型MOSFET的RDSon媲美)，主要滿(mǎn)足常規開(kāi)關(guān)應用。這些應用包括驅動(dòng)電壓較小的電池供電設備中的負載開(kāi)關(guān)(圖4)。由于實(shí)際應用中反向電流阻斷和高能效具有決定性意義，因此雙極晶體管比MOSFET更有優(yōu)勢。例如低VCEsat晶體管通常作為手機等產(chǎn)品的電源管理單元(PMU)中的電荷存儲晶體管使用。

　　另外，筆記本電腦中使用低VCEsat晶體管，可以降低風(fēng)扇或接口電源負載開(kāi)關(guān)的損耗，延長(cháng)電池使用時(shí)間。

　　降低飽和電壓：低電阻半導體襯底、芯片金屬化結構和芯片設計