用PLD簡(jiǎn)化邊界掃描測試
作者：萊迪思半導體公司Manish Garg
時(shí)間：2010-07-23
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
此應用使用萊迪思的多個(gè)邊界掃描端口連接器(BSCAN2)參考設計。BSCAN2參考設計可免費從萊迪思的網(wǎng)站上下載，根據應用的需要，可以對HDL源代碼進(jìn)行修改。該參考設計允許連接多達8個(gè)子鏈路到一個(gè)邊界掃描測試接口。多個(gè)BSCAN2示例可以級聯(lián)在一起，以增加可用的子鏈路的數目。這個(gè)設計使用兩個(gè)BSCAN2示例實(shí)現16個(gè)子鏈路。BSCAN2還可以啟用不同的測試時(shí)鐘用于每一個(gè)子鏈路。此功能是用來(lái)加速電路板調試和生產(chǎn)測試，導致電路板的制成時(shí)間減少了60%。
本文引用地址：http://dyxdggzs.com/article/111150.htm
圖3：在邊界掃描控制應用中的MachXO - 640
總結
基于PLD的邊界掃描控制解決方案將一個(gè)長(cháng)的掃描鏈路劃分成更小的子鏈路，改進(jìn)了故障檢測和隔離。通過(guò)去除電壓轉換器和緩沖器，在同一塊集成電路中整合了定制邏輯，加強了自動(dòng)化功能，可編程邏輯器件提供了一個(gè)優(yōu)越的替代ASSP的方案?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/PLD">PLD的解決方案使設計人員降低了電路板的成本，簡(jiǎn)化了電路板的布局，減少了測試時(shí)間，并支持更大的系統集成。
評論