業(yè)界首個(gè)統計引擎提高網(wǎng)絡(luò )處理器周期90%

　　IDT推出業(yè)界首個(gè)現成的統計引擎。該統計引擎以邊沿路由器、寬帶存儲設備和多服務(wù)提供平臺為目標，具有網(wǎng)絡(luò )處理器論壇（NPF）LA-1 接口，并可卸載 NPU、FPGA 和 ASIC 等處理器元件中的重要統計跟蹤功能。利用這種新型單芯片器件，設計者可集中精力實(shí)現基于 IP 的服務(wù)的其他計算密集功能。這些服務(wù)包括從 IPv4 到 IPv6 的轉移；以及諸如流媒體和在線(xiàn)游戲等與內容相關(guān)的業(yè)務(wù)，此類(lèi)業(yè)務(wù)需要對帶寬消費理解并精確跟蹤。 


　　IDT 首席技術(shù)官兼系統技術(shù)公司副總裁 Michael Miller 表示：“該統計引擎的推出是 IDT 將對系統級應用的理解與我們的各種技術(shù)結合起來(lái)，提供增值解決方案來(lái)改善性能和成本效益的一個(gè)進(jìn)步。用戶(hù)希望設計一個(gè)支持目前信息包處理器的 10G（OC-192）邊沿/接入/城域路由器，而在支持數以百萬(wàn)計的用戶(hù)群實(shí)現傳輸速率方面會(huì )遇到困難。這種路由器需要區分服務(wù)，而且需要用一個(gè)單處理器保證傳輸速率的服務(wù)質(zhì)量和服務(wù)水平，這種設計幾乎是不可能的

。IDT 的統計引擎可防止處理器單元在限制性的外部總線(xiàn)訪(fǎng)問(wèn)過(guò)程中的產(chǎn)生的停滯，將有助于用戶(hù)應對系統性能方面的挑戰?！?nbsp;
　　邊沿和接入設備必須跟蹤數千計的用戶(hù)流動(dòng)，這是今天的 NPU 和 ASIC所不能滿(mǎn)足的存儲需求，因此需要片外存儲。隨著(zhù)今天內部處理元件運行速度逐漸超過(guò) 1GHz，為了進(jìn)行流量統計而延遲每個(gè)信息包的多個(gè)外部多時(shí)鐘讀取周期的成本是非常昂貴的。這種延遲往往需要處理器線(xiàn)程進(jìn)行上下文交換，進(jìn)一步增加了復雜性和管理費用，可能導致設計預算超支。IDT 統計引擎采用一種集成的 64 位算術(shù)邏輯單元（ALU）可卸載高達 800 的額外數據通道處理器周期（每 64 位計數器更新一次），使統計計算所需的網(wǎng)絡(luò )處理器周期提高 90%。這樣可使設計者提高信息包處理的傳輸速率，并實(shí)現深層的信息包檢查，以支持新型基于 IP 的服務(wù)。 


　　ALU采用增強的多端口存儲器單元架構使統計引擎利用一個(gè)創(chuàng )新的已申請專(zhuān)利的“發(fā)后不理（fire-and-forget）”操作來(lái)更新多個(gè)計數器?！鞍l(fā)后不理”是一種原子操作，可取代傳統的讀取/修改/寫(xiě)入順序，使處理器能在每個(gè)時(shí)鐘周期內訪(fǎng)問(wèn)和更新多達 4 個(gè)計數器?！鞍l(fā)后不理”功能分好處在于可以使 QDR-II 帶寬提高達 87%。該特性特別適用于依賴(lài)傳統的和耗時(shí)的編碼方法的軟件設計者。 

　　IDT 統計引擎增強的多端口存儲單元架構也有助于保證需要每 5 納秒進(jìn)行多個(gè)統計更新的低延時(shí)統計操作的一致性，適用于 10G 及 10G 以上的傳輸速率?？膳渲玫?nbsp;64/32位ALU對于需要將現有的 32 位操作升級到 64 位操作的系統是非常有用的，而不會(huì )影響性能。這些可配置選項使用戶(hù)可選擇 512K 32 位計數器或 256K 64 位計數器，可有效地分配片上存儲資源，滿(mǎn)足結算和計費等系統應用需求。 

　　由于統計引擎是一種單芯片、現成的應的解決方案，板卡設計者意識到了該產(chǎn)品帶來(lái)的降低系統成本和板卡的復雜性，以及快速上市時(shí)間的好處。此外，該器件的雙脈沖x18 QDR-II SRAM 的“蚌殼”能力可以簡(jiǎn)化板卡設計，并滿(mǎn)足網(wǎng)絡(luò )系統中出現的標準化趨勢。 



　　IDT 統計引擎以 576 引腳、符合RoHS的倒裝芯片封裝供貨。該產(chǎn)品現已提供樣品。