Design Compiler 2010將綜合和布局及布線(xiàn)的生產(chǎn)效率提高2倍

　　全球領(lǐng)先的半導體設計、驗證和制造的軟件及知識產(chǎn)權(IP)供應商新思科技有限公司日前宣布：該公司在其Galaxy™設計實(shí)現平臺中推出了最新的創(chuàng )新RTL綜合工具Design Compiler 2010，它將綜合和物理層實(shí)現流程增速了兩倍。為了滿(mǎn)足日益復雜的設計中極具挑戰性的進(jìn)度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復工作并加速物理實(shí)現進(jìn)程。為了應對這些挑戰，Design Compiler 2010對拓撲技術(shù)進(jìn)行擴展，為Synopsys旗艦布局布線(xiàn)解決方案IC Compiler提供“物理層指引”;將時(shí)序和面積的一致性提升至5%的同時(shí)，還將IC Complier的布線(xiàn)速度提升了1.5倍。Design Compiler 2010的這一項新功能使RTL工程師們能夠在綜合環(huán)境中進(jìn)行布局檢測，從而可以更快地達到最佳布局效果。此外，Design Complier采用可調至多核處理器的全新可擴展基礎架構，在四核平臺上可產(chǎn)生兩倍提升綜合運行時(shí)間。

　　“縮短設計時(shí)間和提升設計性能是確保我們市場(chǎng)競爭力的關(guān)鍵。”瑞薩科技公司DFM和數字EDA技術(shù)開(kāi)發(fā)部門(mén)部經(jīng)理Hitoshi Sugihara說(shuō)：“借助拓撲技術(shù)在物理層指引中的全新延展，我們看到了Design Compiler設計綜合器和IC Compiler芯片編譯器之間差異在5%以?xún)鹊囊恢滦?，使IC Compiler上實(shí)現了高達2倍速的更快布局和更好的設計時(shí)序。我們正在采用Design Compiler中這項技術(shù)創(chuàng )新，將我們的重復工作降到最低，同時(shí)在更短的設計周期內達到我們的設計目標。”

　　為了減輕今天巨大的上市時(shí)間壓力，Design Compiler 2010對拓撲技術(shù)進(jìn)行擴展，進(jìn)一步優(yōu)化了與IC Compiler的關(guān)聯(lián)，將緊密關(guān)聯(lián)度拉至5%。在綜合過(guò)程中應用了額外的物理層優(yōu)化技術(shù)，并且創(chuàng )建了物理層指引并將其傳遞到IC Compiler，從而簡(jiǎn)化了流程，并將IC Compiler的布局速度提升了1.5倍。Design Compiler 2010也為RTL設計師們提供了在綜合環(huán)境內部進(jìn)入到IC Compiler進(jìn)行布局規劃的功能。按下按鈕后，設計師們就能夠進(jìn)行布局的調整，確保他們盡早識別和修復布局問(wèn)題和獲得更快速的設計收斂。

　　“在過(guò)去的幾年里，我們使用Design Compiler的拓撲技術(shù)來(lái)發(fā)現和修復綜合過(guò)程中的設計問(wèn)題，使我們可充分預見(jiàn)實(shí)施結果。” 瑞昱半導體(Realtek)公司研發(fā)中心的常務(wù)副總監Shih-Arn Hwang說(shuō)：“我們看到Design Compiler 2010的綜合結果與物理層結果實(shí)現了緊密相關(guān)，同時(shí)它將IC Compiler的布局速度提升了1.5倍。這種綜合和布局之間的緊密關(guān)聯(lián)以及更快的運行時(shí)間正是我們在65nm及更小工藝技術(shù)中，減少重復工作和顯著(zhù)縮短設計進(jìn)程所需要的。”

　　采用一種全新可擴展架構設計的Design Compiler 2010在多核計算服務(wù)器上可將運行速度顯著(zhù)提高。它采用一種優(yōu)化的分布式原理和多線(xiàn)程并行技術(shù)方案，運行在四核計算服務(wù)器時(shí)可達到平均2倍速的更快運行時(shí)間，同時(shí)實(shí)現綜合結果的零誤差。

　　“我們一直致力于提升Design Compiler，以幫助設計師們縮短設計周期和提高生產(chǎn)效率。”Synopsys設計實(shí)現產(chǎn)品集團高級副總裁兼總經(jīng)理Antun Domic說(shuō)：“自從拓撲技術(shù)推出以來(lái)，邏輯綜合對于包含物理層實(shí)現在內的設計收斂加快的影響顯著(zhù)增長(cháng)。Design Compiler 2010繼續延續著(zhù)這種趨勢，將重復工作明顯減少并降低了物理層實(shí)現的運行時(shí)間。我們已經(jīng)實(shí)現了這個(gè)目標，并大大更新了我們的軟件架構以充分利用最新的處理器架構。”