基于CPLD／FPGA高速數據采集系統的設計

　　0 引 言

　　傳統的數據采集系統一般采用單片機，系統大多通過(guò)PCI總線(xiàn)完成數據的傳輸。其缺點(diǎn)是數學(xué)運算能力差;受限于計算機插槽數量和中斷資源;不便于連接與安裝;易受機箱內電磁環(huán)境的影響。這些問(wèn)題遏制了基于PCI總線(xiàn)的數據采集系統的進(jìn)一步開(kāi)發(fā)和應用。因此，需要一種更為簡(jiǎn)便通用的方式完成采集系統和計算機數據的交互。

　　數據采集系統性能的好壞，主要取決于它的精度和速度。在保證精度的條件下應盡可能地提高采樣速度，以滿(mǎn)足實(shí)時(shí)采集、實(shí)時(shí)處理和實(shí)時(shí)控制的要求。實(shí)踐表明，采用ARM 32位嵌入式微處理器作為控制器，用USB(通用串行總線(xiàn))和上位機連接構成的數據采集系統能大大提高系統數據處理的能力，降低對PC機和接口速度的依賴(lài)。

　　1 系統硬件設計

　　實(shí)現系統功能的基本思路是：以CPLD/FPGA實(shí)現儀器的數字平臺，和ARM嵌入式處理器及單片機一起實(shí)現對整機的智能控制和高速的數據處理。

　　1.1 系統框圖

　　系統原理方框圖如圖1所示，該系統主要由微處理器、數字邏輯平臺、輸入控制、A，B通道輸入處理、C通道輸入處理、整形、A/D轉換、采樣時(shí)序控制、鍵盤(pán)液晶顯示、存儲器擴展等模塊構成。

　　1.2 系統結構圖

　　系統硬件如圖2所示，利用一片規模較小的CPLD和一片規模較大的FPGA組合構成系統的數字邏輯平臺。CPLD主要用作輸入控制，FPGA則連接了系統的其他各個(gè)部分。CPLD/FPGA可實(shí)現現場(chǎng)編程，使用CPLD/FPGA可使設計方便，利用它靈活、校驗快以及設計可隨意改變的特點(diǎn)，可大大縮短研制時(shí)間。

　　1.3 主要部分功能

　　1.3.1 微處理器

　　系統采用由Philips公司生產(chǎn)的ARM 32位微處理器LPC2105作為主CPU，進(jìn)行高速的數據處理，用8位單片機P89C51RD2作為輔CPU，進(jìn)行速度較慢的數據處理，控制其他外圍芯片和模塊實(shí)現A，B通道模擬帶寬100 MHz、峰值電壓±100 V和C通道二極管通斷、電壓、電流、電阻值的數據采集功能。

　　1.3.2 A，B通道部分

　　通過(guò)自動(dòng)增益電路(AGC)即程序控制放大器，將被測模擬信號調理到適合ADC芯片(AD9288)采樣的范圍。根據頻率的大小和觸發(fā)方式，運用實(shí)時(shí)采樣或等效采樣對調理后的模擬信號進(jìn)行采樣(A/D轉換)。利用高速FIFO存貯器(IDT72V261LAl0A)存儲采樣后得到的數據。

　　結合鍵盤(pán)操作和系統設置，對采樣后的數據進(jìn)行數學(xué)運算，將還原后的波形數據和參數送液晶顯示器顯示或存入閃存里面或通過(guò)USB接口傳送給PC機，從而實(shí)現了A，B通道高速數據采集的功能。

　　1.3.3 C通道部分

　　C輸入通道為多功能輸入通道，系統通過(guò)控制繼電器矩陣來(lái)選擇不同的模塊測量電壓、電流或二極管的通斷和電阻。被測元件參數或電壓、電流經(jīng)過(guò)多功能轉換電路處理后，其信號送24 b的A/D轉換器ADS1211采樣后送單片機P89C51RD2，分析被測元件或電壓、電流的參數值，從而實(shí)現了C通道高精度數據采集的功能。

　　1.3.4 鍵盤(pán)、液晶顯示接口電路

　　本系統采用4×8的鍵盤(pán)和320×240不帶驅動(dòng)器的液晶顯示模塊，驅動(dòng)器和顯存設計在FPGA內。以上系統通過(guò)USB接口與PC機通信，在上位機的控制下，實(shí)現可視化人機交互界面。同時(shí)系統也保留了傳統的RS 232接口，但只是用于A(yíng)RM和單片機的編程下載。

　　2 軟件設計流程

　　LPC2105芯片作為系統主控制中心及數據處理中心，整個(gè)系統的運轉受到它的控制，例如響應用戶(hù)的按鍵操作，發(fā)出通道控制，A/D采樣時(shí)鐘控制，FIFO寫(xiě)時(shí)鐘的選擇，菜單及系統狀態(tài)顯示，FIFO數據的處理，信號或參數的自動(dòng)測試等。

　　數據采集卡的軟件程序結構如圖3所示，可分為系統初始化模塊、鍵語(yǔ)分析模塊、系統核心控制模塊、通道控制模塊、觸發(fā)控制模塊、A/D采樣控制模塊、FIFO讀寫(xiě)控制模塊、讀取頻率字模塊、參數測試模塊、狀態(tài)顯示模塊、波形顯示模塊、存儲控制模塊、其他功能模塊。

　　系統的初始化模塊包括開(kāi)機自檢、硬件參數初始化、系統狀態(tài)初始化(如通道的波形顯示狀態(tài)初始化)等。鍵語(yǔ)分析模塊對面板上的用戶(hù)輸入進(jìn)行分析處理，通過(guò)核心控制模塊調用相應的功能處理模塊，通過(guò)對通道控制模塊、觸發(fā)控制模塊、A/D采樣控制模塊、FIFO讀寫(xiě)控制模塊、讀取頻率字模塊、參數測試模塊、狀態(tài)顯示模塊、波形顯示模塊、存儲控制模塊、其他功能模塊的函數調用來(lái)實(shí)現對來(lái)自鍵語(yǔ)分析的處理功能。狀態(tài)顯示模塊顯示程序運行時(shí)的各種狀態(tài)，如當前數據采集的掃描速率、通道的垂直靈敏度等。波形顯示模塊顯示采集的波形。

　　整個(gè)系統的程序又可分成底層驅動(dòng)和上層軟件。底層驅動(dòng)指對本系統其他外設或器件直接控制或訪(fǎng)問(wèn)的程序部分，包括LPC2105和單片機的初始化(即對片內各核心寄存器的操作賦值、對片上外設的初始化賦值、對片內各外設中斷及外部中斷的控制操作)。上層軟件主要指：菜單的設計及顯示、數據的處理、波形的恢復及平滑等。

　　3 系統性能指標

　　3.1 A，B通道的性能指標

　　(1)模擬信號帶寬：100 MHz(40 dB);

　　(2)最高實(shí)時(shí)采樣率：100.MS/s;

　　(3)最高等效采樣率：5 GS/s;

　　(4)垂直分辨率：8 b;

　　(5)垂直靈敏度：5 mV/div～25 V/diV;

　　(6)水平掃描：5 ns/div～10 s/diV;

　　(7)最大輸入電壓：(AC+DC)±100 Vpp;

　　(8)輸入RC：1 MΩ±1.5%/20 pF±3 pF;

　　(9)耦合方式：直流、交流、接地;

　　(10)觸發(fā)模式：交流、直流、高頻抑制、低頻抑制;

　　(11)觸發(fā)源：A，B;

　　(12)存儲深度：16K/通道;

　　(13)顯示模式：A，-A，B，-B，A-B，A+B;

　　(14)測量信號參數：周期、頻率、平均值、有效值、峰值、均方根值、最小值、最大值、上升時(shí)間、下降時(shí)、正頻寬、負頻寬、占空比;

　　(15)測量精度：±5%;

　　(16)校準信號：1 kHz/3.3 V。

　　2 C通道性能指標

　　(1)測量電阻：100 Ω，1 kΩ，10 kΩ，100 kΩ，1 MΩ;

　　(2)測量電壓：10 mV，30 mV，1 V，3 V，lO V，V：

　　(3)測量電流：200 mA，1 A;

　　(4)二極管：通斷測量;

　　(5)測量精度：±3%。

　　4 結 諳

　　本系統采用ARM+單片機+CPLD/FPGA的設計方案，其高速數據處理的任務(wù)可以由下位機獨立完成，并且系統帶有大屏幕液晶顯示器，因而脫離PC機在斷電的情況下也可以正常使用。該采集卡具備實(shí)時(shí)采集、自動(dòng)存儲、即時(shí)顯示、即時(shí)反饋、自動(dòng)處理、自動(dòng)傳輸等功能。為現場(chǎng)數據的真實(shí)性、有效性、即時(shí)性、可用性提供了保證，并能方便地輸入計算機，可以應用于智能儀器儀表、工業(yè)、農業(yè)、商業(yè)、交通、物流、倉儲等行業(yè)。