ST在IEDM 2005公布最小NOR單元

業(yè)內領(lǐng)先的創(chuàng )新公司展示在非易失性存儲器和互補MOS技術(shù)上取得最新進(jìn)展


意法半導體參加近日 在華盛頓DC特區舉辦的2005年國際電子器件大會(huì )（IEDM），ST將為本屆大會(huì )帶來(lái)13篇獨立創(chuàng )作和合作創(chuàng )作的科技論文，ST的頂級力作包括展示世界上存儲單元最?。?.042平方微米）的65 nm NOR 閃存技術(shù)和一個(gè)創(chuàng )新的HBT（異質(zhì)結雙極晶體）體系結構，HBT符合了高性能低成本的基于RF CMOS平臺的最苛刻的應用開(kāi)發(fā)要求。

“我們參加本屆IEDM大會(huì )的規模和范圍再一次證明了ST的研發(fā)實(shí)力和引領(lǐng)創(chuàng )新的能力，以及ST推進(jìn)先進(jìn)半導體技術(shù)產(chǎn)業(yè)化的做法,” ST負責前端技術(shù)及制造的公司執行副總裁Laurent Bosson表示， “這種超高水平的研究技術(shù)還證明ST能夠與Crolles2聯(lián)盟合作伙伴以及來(lái)自其它國家的世界一流的研究機構密切合作?！?nbsp;

ST將針對高性能的1位/單元和2位/單元產(chǎn)品公布一個(gè)存儲單元尺寸最?。▋H為0.042平方微米）的65nm NOR閃存技術(shù)，這一成果證明其在非易失性存儲器（NVM）市場(chǎng)上的領(lǐng)導地位。 為了解決今天的無(wú)線(xiàn)通信應用對更高密度閃存的苛刻需求，ST的方法是利用鈷自對準硅化物和三個(gè)銅金屬化層集成65nm NOR閃存陣列和1.8 V應用低壓CMOS邏輯電路。 

ST位于法國Crolles的研究人員針對體基片和SOI（絕緣膜上硅）開(kāi)發(fā)出一個(gè)成本低廉的SiGeC HBT（異質(zhì)結雙極晶體管）體系結構，為向成本低廉的高性能RF-CMOS平臺發(fā)展鋪開(kāi)了道路。 只要給核心CMOS增加四個(gè)掩膜，即可制造出新的器件，創(chuàng )新的分離式發(fā)射極布局可以最大限度地降低全注入集電極的電阻率。

除在2005 IEDM大會(huì )上宣讀多份論文外，ST的MEMS事業(yè)部總監Benedetto Vigna還應邀做一個(gè)公開(kāi)的“大會(huì )演講”，向與會(huì )者介紹ST公司的MEMS技術(shù)、產(chǎn)品及應用。 ST的專(zhuān)家還應邀參加以非易失性存儲器及半導體研發(fā)為主題的專(zhuān)家討論組。

 
微機電系統 (MEMS) 器件正在進(jìn)入汽車(chē)、工業(yè)、計算機和消費市場(chǎng)，市場(chǎng)應用范圍越來(lái)越廣。 ST位于微機電系統技術(shù)研究和產(chǎn)業(yè)化的前沿，在大會(huì )演講中，ST發(fā)現無(wú)線(xiàn)傳感器網(wǎng)絡(luò )、智能藥丸、片上實(shí)驗室等新市場(chǎng)和應用都將會(huì )受益于這些尺寸小、功耗低、成本低廉的片上微加工機械結構。 

作為下一代非易失性存儲器的主要替代產(chǎn)品，相變存儲器（PCM）技術(shù)越來(lái)越引人注意。 ST位于意大利Agrate的研究中心與米蘭理工學(xué)院合創(chuàng )的兩篇論文論述了組成PCM單元的無(wú)定形硫族化物材料機械結構，并解釋了恢復動(dòng)力特性和結晶對數據保存能力的影響。

另外兩篇論文論述的是有關(guān)非易失性存儲器結構的縮減和可靠性的重要內容。 第一篇是ST與研究伙伴米蘭理工學(xué)院共同撰寫(xiě)的，這篇論文討論了一個(gè)新的如何檢測應力在氧化硅上引起缺陷的實(shí)驗方法，第二篇論文是ST與CEA-LETI、比薩大學(xué)和CNRSA合創(chuàng )的，這篇論文論述了一項有關(guān)離散陷阱非易失性存儲器在數據保存期間的電氣特性以及其對單元縮小的影響。  

ST Crolles聯(lián)盟CEA-LETI 和其它研究伙伴將發(fā)布一篇如何針對高性能雙通道CMOS制造超短通道的應變鍺pMOSFET的論文。 實(shí)驗結果證明，利用很薄的高介電系數的柵極電介質(zhì)可以將空穴遷移率提高到空前水平。這一結果是通過(guò)優(yōu)化應變硅鍺異質(zhì)型結構實(shí)現的。

一篇有關(guān)硅CMOS和MEMS技術(shù)融合應用的論文將懸浮柵MOSFET描述成集成電流開(kāi)關(guān)的備選體系結構，因為這種結構具有創(chuàng )記錄的亞閾值斜率（2mV/decade）和超低的柵漏電流。

ST還將聯(lián)合飛利浦和飛思卡爾在IEDM 2005大會(huì )上介紹Crolles2聯(lián)盟的合作研究團隊所取得的最新成果。 這些成果包括第一個(gè)運行SRAM單元，這個(gè)單元采用先進(jìn)的工業(yè)用CMOS技術(shù)制造的 NiSi 全硅化(TOSI) 柵極;增強型“溝道第一硬掩膜”(TFHM)的后端體系結構，該項技術(shù)用于在65 nm以下技術(shù)節點(diǎn)上集成先進(jìn)的低電介系數的電介質(zhì)膜；論證在基于Hf的材料中T>475