集成電路電磁兼容性及應對措施相關(guān)分析（三）—集成電路ESD 測試與分析

測量對于確定 IC 的 EMC 特性是必要的。只有準確了解 IC 的 EMC 特性，才能在生產(chǎn)前采取有效的預防措施，提高產(chǎn)品的抗 ESD 能力和 EMC 性能，避免后期因 ESD 干擾導致的產(chǎn)品故障和成本增加等問(wèn)題 。

三、集成電路ESD 測試與分析

1、測試環(huán)境與電場(chǎng)產(chǎn)生

圖5 使用 ESD 發(fā)生器的測量設置 l 測試環(huán)境，集成電路（IC）被放置在一個(gè)由接地平面、隔離墊圈環(huán)和場(chǎng)源形

成的屏蔽空間內。接地平面：可起到接地保護和屏蔽電磁干擾的作用；隔離墊圈：用于確定場(chǎng)源與IC之間的距離；場(chǎng)源：則是產(chǎn)生電場(chǎng)的關(guān)鍵部件；通過(guò)隔離墊圈，場(chǎng)源被設置在集成電路上方特定高度處。場(chǎng)源包含一個(gè)電極，測試電壓脈沖會(huì )被施加到該電極上，電極進(jìn)而產(chǎn)生一個(gè)確定的電場(chǎng)，集成電路就處于這個(gè)電場(chǎng)之中。這種設置能夠為集成電路提供一個(gè)可控制且相對穩定的電場(chǎng)環(huán)境，以便進(jìn)行相關(guān)測試.

l 場(chǎng)源可以產(chǎn)生多種在實(shí)際中可能出現的測試脈沖。例如，在實(shí)際使用中，脈

沖的上升時(shí)間可能會(huì )出現 200 皮秒、1 納秒和 5 納秒等不同情況，這使得

測試能夠更貼近真實(shí)的工作場(chǎng)景，更準確地評估集成電路在各種實(shí)際電場(chǎng)條件下的性能。

l 測試過(guò)程中，電極電壓會(huì )逐漸增加，直至達到集成電路的抗擾度水平。通過(guò)

這種方式，可以確定集成電路在不同電場(chǎng)強度下的耐受能力，為評估其可靠性和穩定性提供重要依據。

2、靜電放電事件中的磁場(chǎng)影響

l 在靜電放電（ESD）事件期間，結構部件可能會(huì )產(chǎn)生額外的磁場(chǎng). 例如，當

ESD發(fā)生時(shí)，放電電流會(huì )在結構部件周?chē)纬纱艌?chǎng)，這些磁場(chǎng)可能會(huì )與集成電路（IC）相互作用，從而干擾IC的正常運行。

l 利用相同的測量設置和一個(gè)磁場(chǎng)源確定IC的磁場(chǎng)抗擾度水平，這種方法能夠

在相對統一的條件下，對 IC 抵抗磁場(chǎng)干擾的能力進(jìn)行量化評估，以便更好地了解 IC 在不同磁場(chǎng)強度和頻率下的性能表現。

l 故障模式分析：在進(jìn)行上述測量時(shí)，需要對集成電路的故障模式進(jìn)行分析。

在不同測試條件下出現的故障情況，如邏輯錯誤、輸出異常、死機等，可以深入了解其在電場(chǎng)和磁場(chǎng)干擾下的薄弱環(huán)節，為改進(jìn)設計和提高可靠性提供有價(jià)值的信息。

表 1 列出了針對一個(gè)微控制器的靜電放電抗擾度測量結果，通常情況下，干擾脈沖上升時(shí)間越短，其頻譜越寬，對 IC 的干擾能力可能越強。表 1 中的數據可以幫助工程師更直觀(guān)地了解微控制器在不同 ESD 脈沖上升時(shí)間下的抗擾度性能，進(jìn)而為系統級的 ESD 防護設計提供依據。

測量裝置確定 EMC 參數，這些參數對于評估 IC 在電磁環(huán)境中的性能和兼容性至關(guān)重要，包括抗擾度、發(fā)射水平等指標。

3、關(guān)于集成電路受外部電磁場(chǎng)干擾的問(wèn)題

如果電場(chǎng)或磁場(chǎng)從外部干擾集成電路，改變布局作為對策是不合適的。在這

種情況下，唯一有用的補救措施是改變機械設計。

l 屏蔽作用：通過(guò)改變機械設計，可以為 IC 增加有效的電磁屏蔽措施。例如，

使用金屬外殼或屏蔽罩將 IC 包裹起來(lái)，這樣可以阻擋外部電磁場(chǎng)的進(jìn)入，從而保護 IC 免受干擾。

l 距離和方向調整：合理地調整 IC 與外部電磁場(chǎng)源之間的距離和相對方向，

也屬于機械設計的范疇。增加距離可以降低電磁場(chǎng)的強度，而改變相對方向則可能使 IC 處于電磁場(chǎng)較弱的區域。如大型變壓器周?chē)碾姶艌?chǎng)分布不均勻，通過(guò)調整 IC 的位置和方向，使其遠離強磁場(chǎng)區域或與磁場(chǎng)方向平行，可以減少磁場(chǎng)對其的影響。

4、針對散熱器強電場(chǎng)的具體應對措施

對于圖 1 中的具體示例，可以采取以下對策，其中 IC 上方的散熱器會(huì )產(chǎn)生強電場(chǎng)：

l 增加電子模塊和散熱器之間的接觸彈簧數量，可以改善兩者之間的熱傳導。

l 在集成電路（IC）上方布置局部屏蔽罩，如圖 3 所示。這主要是為了減少外

部電磁場(chǎng)對 IC 的干擾，保護其內部的敏感信號和電路。如果可能的話(huà)，用屏蔽罩將模塊全方位封閉起來(lái)，并可能配備穿心濾波器。這樣做可以提供更全面的電磁屏蔽效果，防止外部電磁場(chǎng)進(jìn)入模塊內部，同時(shí)也能阻止模塊內部產(chǎn)生的電磁輻射泄漏到外部。

l 將 IC 移動(dòng)到無(wú)電磁場(chǎng)的一側，但這樣做會(huì )導致冷卻無(wú)法進(jìn)行。這是一種在

電磁兼容性和散熱之間進(jìn)行權衡的措施。當 IC 受到電磁場(chǎng)干擾問(wèn)題較為嚴重，且其他電磁屏蔽措施難以實(shí)施或效果不佳時(shí)，可以考慮將其移動(dòng)到遠離電磁場(chǎng)源的位置。需要注意的是，該位置可能不利于散熱，因此需要綜合考慮 IC 的工作溫度范圍、散熱要求以及電磁環(huán)境等因素。

l 增加 IC 和散熱器之間的間隙：這樣做可能會(huì )對散熱產(chǎn)生一定的影響，但在

某些情況下，如需要避免兩者之間的電氣耦合或機械干涉時(shí)，是一種可行的方法。然而，這可能會(huì )導致散熱效率下降，因此需要根據具體情況進(jìn)行評估和優(yōu)化，例如通過(guò)增加其他散熱措施來(lái)彌補間隙增大帶來(lái)的散熱損失。

綜上所總之，可以說(shuō)，就開(kāi)發(fā)抗干擾組件的時(shí)間和成本節約而言，提前了解微控制器的 ESD 參數是非常有益的。這意味著(zhù)必須測量微控制器的 ESD 參數。該信息將允許在組件開(kāi)發(fā)期間盡早規劃必要的對策，以確保整個(gè)組件具有抗干擾性。

上海雷卯電磁兼容實(shí)驗室，可以測試 IEC61000 系列標準：30KV 靜電、1.2/50μS 和 8/20μS 浪涌、10/700μS 浪涌、10/1000μS 浪涌、ISO7637-2/5a/5b 拋負載、群脈沖 4KV EFT，半導體器件的性能 V-I 電感，電容測試,EMI 摸底等等。

檢測設備/檢測項目明細如下：

Leiditech雷卯電子致力于成為電磁兼容解決方案和元器件供應領(lǐng)導品牌，供應ESD，TVS，TSS，GDT，MOV，MOSFET，Zener，電感等產(chǎn)品。雷卯擁有一支經(jīng)驗豐富的研發(fā)團隊，能夠根據客戶(hù)需求提供個(gè)性化定制服務(wù)，為客戶(hù)提供最優(yōu)質(zhì)的解決方案。