4nm分辨率！全新晶體管3D成像技術(shù)來(lái)襲：可輕松發(fā)現內部缺陷！

8月5日消息，近日瑞士保羅·謝勒研究院的一組科學(xué)家，包括Tomas Aidukas和Mirko Holler，與瑞士蘇黎世聯(lián)邦理工學(xué)院的Gabriel Aeppli和美國南加州大學(xué)的Tony Levi一起開(kāi)發(fā)出了改進(jìn)的X射線(xiàn)成像技術(shù)，被稱(chēng)之為 ptychographic X 射線(xiàn)層析成像 （PyXL）技術(shù)，分辨率高達4nm，可以在不破壞芯片的前提下，提供芯片內部晶體管及布線(xiàn)的清晰的3D圖像，以揭示芯片內部的設計/制造缺陷。

Levi說(shuō)，他們希望提供一種替代方案，以替代用于執行芯片質(zhì)量控制和揭示芯片設計的耗時(shí)、破壞性的過(guò)程。

使用最先進(jìn)的芯片成像技術(shù)，“你真的需要提前知道你在尋找什么，”位于美國俄勒岡州希爾斯伯勒的英特爾鑄造廠(chǎng)的首席工程師Bao hua Niu說(shuō)，他沒(méi)有參與這項研究。他說(shuō)，今天的芯片非常復雜，僅靠電氣測試無(wú)法確定缺陷的位置。工程師混合使用光學(xué)成像和其他方法來(lái)發(fā)現潛在問(wèn)題區域。然后，他們用掃描電子顯微鏡對芯片表面的那部分進(jìn)行成像，最后用透射電子顯微鏡（TEM）取一片芯片進(jìn)行進(jìn)一步成像。當他們發(fā)現缺陷時(shí)，他們可以返回并糾正他們的設計。整個(gè)過(guò)程非常的復雜，并且耗時(shí)耗力。

而PyXL這種新的成像技術(shù)，是使用在稱(chēng)為同步加速器的粒子加速器上產(chǎn)生的高能X射線(xiàn)。這些光束可以完全穿透芯片，無(wú)需切片?！芭c光學(xué)顯微鏡不同，制作鏡頭非常困難，”Levi談到X射線(xiàn)范圍時(shí)說(shuō)。他的團隊已經(jīng)成功通過(guò)用相干的高能X射線(xiàn)束從不同角度反復照亮樣品，芯片中的微小特征會(huì )衍射光線(xiàn)。然后，算法根據衍射 X 射線(xiàn)的強度和相位重建最可能的圖像版本。這種成像通常稱(chēng)為層析成像。

“你可以看到他們是如何精確地放置金屬層的，有了這個(gè)分辨率，你可以看到晶體管的組裝情況以及它們使用的材料?！盠evi說(shuō)，這種成像技術(shù)的初始版本PyXL提供了大約19nm的分辨率，足以辨別芯片內部的互連，但由于太粗糙，依然無(wú)法對單個(gè)晶體管的特征進(jìn)行辨別。為了進(jìn)一步提升分辨率，該團隊試圖消除一個(gè)主要的噪聲源，即可能使圖像模糊的微小振動(dòng)。

幸運的是，他們找到了解決方案，即連拍圖像，然后使用計算方法來(lái)分類(lèi)它們。Levi說(shuō)：“我們拍攝多張短時(shí)照片，將它們堆疊在一起，并消除抖動(dòng)以獲得穩定的衍射圖案。這使得他們在《自然》雜志上報道的分辨率達到 4nm。Levi 認為該團隊有一條達到 1nm 分辨率的途徑。

英特爾的Niu表示，這種X射線(xiàn)計算機斷層掃描技術(shù)的分辨率比TEM提供的分辨率還要好4到5倍。但這種權衡是值得的，因為該技術(shù)不需要切割和破壞芯片，并且可以提供更深的3D圖像：工程師可以看到芯片的整個(gè)5μm 深度，而不是在TEM下可見(jiàn)的10到30nm深度。

Niu 在英特爾的團隊實(shí)施了新流程，并致力于提高芯片產(chǎn)量和性能。他說(shuō)，新方法應該使工程師更容易、更快地找到芯片缺陷。制造過(guò)程并不總能實(shí)現設計師所追求的功能，成像可以幫助工程師將設計與現實(shí)更緊密地結合在一起?！斑@就是你的設計目的，這是根據你的設計實(shí)際制作的東西，“他說(shuō)?！八o你提供了物理驗證?！?/p>

Levi的團隊使用這種方法對使用臺積電的7nm 節點(diǎn)工藝制造的AMD Ryzen 5處理器進(jìn)行了成像。結果包括其FinFET晶體管的結構和特性的詳細信息。Levi說(shuō)，這些圖像可能非常具有啟發(fā)性?！澳憧梢钥吹剿麄兪侨绾尉_地放置金屬的。有了這個(gè)分辨率，你可以看到晶體管的組裝情況以及它們使用的材料。X射線(xiàn)圖像還可以揭示互連網(wǎng)絡(luò )，即連接芯片上晶體管的金屬線(xiàn)?！笆挛锏倪B接方式告訴你芯片是如何工作的，”他說(shuō)

“你可以弄清楚芯片的設計工程和制造到底有多好。你可以看到一個(gè)芯片的質(zhì)量?！癓evi說(shuō)。

Niu說(shuō)，隨著(zhù)晶體管和芯片獲得更多的3D特征，獲得更高分辨率的3D視圖變得越來(lái)越重要。晶體管變得越來(lái)越小，不再是平面的——FinFET 和即將推出的柵極全能晶體管都從表面突出或分層。包括英特爾在內的半導體制造商正計劃在未來(lái)幾代中將芯片的電源互連從芯片的正面移至背面，這增加了額外的復雜性。

“計量學(xué)是半導體制造繼續進(jìn)步的關(guān)鍵，”Niu說(shuō)。PyXL技術(shù)“是一項非常好的研究工作，可以滿(mǎn)足關(guān)鍵需求。因為你如果無(wú)法衡量，你就無(wú)法改進(jìn)?！?/p>

編輯：芯智訊-浪客劍