刻蝕工藝流程及設備市場(chǎng)份額

刻蝕是移除晶圓表面材料，使其達到集成電路設計要求的一種工藝過(guò)程，硅電極是該環(huán)節的核心耗材。目前芯片制造中廣泛使用干法刻蝕工藝，利用顯影后的光刻膠圖形作為掩模，在襯底上腐蝕掉一定深度的薄膜物質(zhì)，隨后得到與光刻膠圖形相同的集成電路圖形。刻蝕設備的工作原理是將硅片置入硅環(huán)，合體作為正極置于刻蝕設備腔體的下方，處于腔體上方帶有密集微小通孔的硅盤(pán)作為負極，附加合適的電壓，加上酸性的等離子刻蝕氣體，在高溫腔體內按前序工藝光刻機刻出的電路結構在硅片上進(jìn)行微觀(guān)雕刻，使硅片表面按設計線(xiàn)寬和深度進(jìn)行腐蝕，形成微小集成電路?？涛g過(guò)程中硅電極會(huì )被逐漸腐蝕并變薄，其厚度縮減到一定程度后，需用新電極替換以保證刻蝕均勻性。隨先進(jìn)制程的不斷突破，刻蝕次數顯著(zhù)增加。在摩爾定律推動(dòng)下，元器件集成度的大幅提高要求集成電路線(xiàn)寬不斷縮小，制造工序復雜度顯著(zhù)增加。據 SEMI，20nm 工藝需約 1000 道工序，而 10nm 和 7nm 工藝所需工序已超 1400 道。隨線(xiàn)寬向 10、7、5nm 升級，光刻機精度受波長(cháng)限制，需采用多重模板工藝，多次薄膜沉積和刻蝕以實(shí)現更小線(xiàn)寬，使得刻蝕次數顯著(zhù)增加，20nm 工藝需刻蝕 50 次左右，而10nm 工藝超 100次，5nm 工藝超 150 次。存儲芯片多層堆疊技術(shù)進(jìn)步，刻蝕技術(shù)難度、次數均有所提升。2D結構存儲芯片通過(guò)在平面上對晶體管尺寸進(jìn)行微縮，以獲得更高的存儲密度而當前 2D存儲器件的線(xiàn)寬已接近物理極限，NAND、DRAM內存芯片已進(jìn)入 3D 時(shí)代。3D 結構中，增加集成度的主要方法不再是縮小單層上線(xiàn)寬而是增加堆疊的層數，成功解決 2D 結構增加容量的同時(shí)性能降低的問(wèn)題，實(shí)現容量、速度、能效及可靠性等全方位提升。隨層數的增加，芯片加工步驟也同比增加，帶動(dòng)上游刻蝕設備及對應耗材的需求。

3D 結構通過(guò)堆疊層數的增加來(lái)提升集成度

刻蝕設備市場(chǎng)份額情況

來(lái)源：先進(jìn)半導體材料

*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。