以太網(wǎng)中時(shí)間同步的那點(diǎn)事

愛(ài)因斯坦說(shuō)：時(shí)間是人類(lèi)認知的錯覺(jué)。

海德格爾說(shuō)：時(shí)間是人類(lèi)存在的核心。

對于普通人來(lái)講，時(shí)間就是大腦神經(jīng)元中記憶碎片構建的意識。正是由于神經(jīng)元的記憶特征，才能在“現在”隨時(shí)的回憶“過(guò)去”。也就是說(shuō)“過(guò)去”存在于“現在”之中，“過(guò)去”也就是“現在”，沒(méi)有“現在”也就沒(méi)有“過(guò)去”，更沒(méi)有所謂的“將來(lái)”。

然而，如何去衡量什么是“過(guò)去”“現在”和“將來(lái)”呢？

我們的祖先曾經(jīng)利用過(guò)圭表、日晷、銅壺滴漏和焚香計時(shí)的方法來(lái)記錄時(shí)間，從此有了時(shí)辰的概念；根據地球、月球和太陽(yáng)相互轉動(dòng)和自轉的周期產(chǎn)生了更長(cháng)的年、月、日的時(shí)間概念。

今天，時(shí)間的衡量已經(jīng)到了更為精確的程度。我們使用石英振蕩器來(lái)產(chǎn)生更為精確的“秒”、“微秒”、“納秒”等更小的時(shí)間單位，甚至利用原子吸收或釋放能量時(shí)發(fā)出的電磁波來(lái)計時(shí)，即原子鐘?，F在用在原子鐘里的元素有氫(Hydrogen)、銫(Cesium)、銣(rubidium)等。原子鐘的精度可以達到每2000萬(wàn)年才誤差1秒。這為天文、航海、宇宙航行提供了強有力的保障。

如今，普通的FPGA開(kāi)發(fā)板采用晶振來(lái)提供時(shí)間的計量，在某些場(chǎng)景下采用原子鐘實(shí)現更高精度更穩定的時(shí)鐘源。

采用FPGA對時(shí)間進(jìn)行操作的方向主要包含兩個(gè)，一個(gè)是使用FPGA對時(shí)間間隔進(jìn)行測量；另外一個(gè)方向就是對不同系統的時(shí)間進(jìn)行同步。第一個(gè)方向可以實(shí)現幾皮秒甚至零點(diǎn)幾皮秒的測試精度（Wang H , Zhang M , Yao Q . A new realization of time-to-digital converters based on FPGA internal routing resources.[J]. IEEE Trans Ultrason Ferroelectr Freq Control, 2013, 60(9):1787-1795.），第二個(gè)方向則可以實(shí)現納秒級及亞納秒的同步。本文主要介紹FPGA實(shí)現的時(shí)間同步。

時(shí)間同步的重要性

時(shí)間同步，自古有之。閏年(Leap Year)就是為了彌補因人為歷法規定造成的年度天數與地球實(shí)際公轉周期的時(shí)間差而設立的。而穿越劇中的故事情節，也必須有時(shí)間同步的概念后才能把事情敘述明白。

但在網(wǎng)絡(luò )中，尤其是5G時(shí)代，對時(shí)間同步的要求越來(lái)越高。目前5G通信網(wǎng)的時(shí)鐘同步發(fā)展正處于標準建議階段，5G通信網(wǎng)對時(shí)鐘源、以及時(shí)鐘傳遞、末級節點(diǎn)時(shí)鐘同步性能要求有顯著(zhù)提升，部分節點(diǎn)同步性能要求可能達到10~30納秒水平，末級節點(diǎn)可能在百納秒級水平。時(shí)間同步，比較重要的一個(gè)環(huán)節就是要有一個(gè)時(shí)間的基準源，GPS和北斗定位系統，除了定位之外，還有一個(gè)超級重要的功能就是授時(shí)功能，就是提供一個(gè)大家都可以接收到的基準時(shí)鐘（后續介紹的1588時(shí)鐘同步就必須要有一個(gè)基準時(shí)鐘）。

另外，在航空航天和工業(yè)控制等領(lǐng)域，時(shí)間同步也起著(zhù)越來(lái)越重要的作用。

數千架無(wú)人機組成的無(wú)人接表演需要時(shí)鐘同步

時(shí)間同步技術(shù)研究現狀

目前主流以太網(wǎng)時(shí)間同步技術(shù)主要基于NTP[1]、IEEE1588[2]、以及AS6802[3]三種時(shí)間同步協(xié)議來(lái)進(jìn)行實(shí)現。NTP協(xié)議作為最早提出的時(shí)間同步協(xié)議，被廣泛應用于傳統以太網(wǎng)中，其同步精度可以達到毫秒級，但隨著(zhù)實(shí)時(shí)網(wǎng)絡(luò )研究的興起，航天航空、工業(yè)控制等領(lǐng)域實(shí)時(shí)性的需求不再滿(mǎn)足于毫秒級的同步精度。

IEEE標準委員會(huì )于2002年通過(guò)的IEEE1588高精度時(shí)間同步協(xié)議相比NTP協(xié)議，其時(shí)間同步精度可以達到亞微秒級，有效解決了實(shí)時(shí)網(wǎng)絡(luò )中時(shí)間同步精度不滿(mǎn)足的問(wèn)題。自從IEEE1588時(shí)間同步協(xié)議提出以來(lái)，得到了廣泛的認可，許多廠(chǎng)商更是基于IEEE1588開(kāi)發(fā)出了各自的產(chǎn)品[4]。目前，More Than IP 公司和 Arasan公司相繼推出了支持IEEE1588協(xié)議的MAC模塊，可實(shí)現精度為50ns的時(shí)鐘同步[5][6]；Hirschmann公司采用FPGA芯片實(shí)現IEEE1588時(shí)間同步的方式，其同步精度可達60ns[7]。IEEE 1588協(xié)議雖然可以提供很高的同步精度，但無(wú)法對于網(wǎng)絡(luò )中潛在的故障節點(diǎn)進(jìn)行容錯過(guò)濾，同時(shí)IEEE1588協(xié)議中定義的主從時(shí)間同步模型，其時(shí)間同步精度過(guò)于依賴(lài)主時(shí)鐘的穩定性，存在一定的局限性。

2011年頒布的開(kāi)放標準AS6802[8]，它繼承了IEEE1588協(xié)議中的透明時(shí)鐘機制[9]，同時(shí)在同步處理過(guò)程中，增加了一系列容錯機制[10]，有效解決了IEEE 1588協(xié)議無(wú)法進(jìn)行容錯處理的缺陷；同時(shí)AS6802中引入了全局時(shí)間基準，網(wǎng)絡(luò )節點(diǎn)的時(shí)間同步以其本地時(shí)間與全局時(shí)間基準的差值作為依據，來(lái)進(jìn)行時(shí)間同步。因此同步精度[11]受網(wǎng)絡(luò )中故障節點(diǎn)的影響。由于A(yíng)S6802協(xié)議提出時(shí)間相對較晚，目前其相應的產(chǎn)品主要被TTTech公司壟斷，用于汽車(chē)、飛機、航天航空系統中關(guān)鍵控制信號的傳輸；而在國內，AS6802協(xié)議的研究主要在各大航天所、研究所與高校的預研項目中進(jìn)行開(kāi)發(fā)研究，尚處于理論研究階段。2011年，北京航空航天大學(xué)劉晚春[12]等人在SAE AS6802標準形成之際，對AS6802協(xié)議的時(shí)間同步機制進(jìn)行了分析研究，并在特定的網(wǎng)絡(luò )場(chǎng)景下，對其進(jìn)行了仿真驗證，為本設計提供了重要的理論基礎；2013年，電子科技大學(xué)郭愛(ài)英[14]提出了一種基于FPGA的AS6802協(xié)議的實(shí)現方案，并對其進(jìn)行了板級調試，但其在板級調試過(guò)程中，未能考慮實(shí)際情況下PHY側引入時(shí)延，且缺少TTE的網(wǎng)絡(luò )通信場(chǎng)景驗證，尚不能投入實(shí)際應用之中；2017年，北京交通大學(xué)毛軼針對AS6802協(xié)議中定義的容錯機制展開(kāi)研究，設計了一套時(shí)間觸發(fā)以太網(wǎng)容錯時(shí)鐘同步機制，并對其完成了仿真驗證[15]，為本設計中容錯機制的引入，具有很好的借鑒作用。AS6802協(xié)議的高精度、高容錯特性使其很好的適用于汽車(chē)、航天航空等具有高實(shí)時(shí)性、高可靠性需求的領(lǐng)域[16]，因此對于A(yíng)S6802協(xié)議進(jìn)行研究，早日開(kāi)發(fā)出能投入實(shí)際應用的產(chǎn)品，是國內學(xué)者急切需要解決的事情。

【參考文獻】

[1] 趙龍. 基于NTP協(xié)議的網(wǎng)絡(luò )授時(shí)研究[D].遼寧: 遼寧工程技術(shù)大學(xué), 2006.

[2] IEEE Standard for a Precision ClockSynchronization Protocol for Networked Measurement and Control Systems. 2002.

[3] SAETechnical Standard. SAE AS6802[S]. SAE International. 2011-11.

[4] 曹強.OTN網(wǎng)絡(luò )中基于IEEE1588的高精度時(shí)間同步的研究與實(shí)現[D].上海交通大學(xué),2015.

[5] 宋仕坤. 基于以太網(wǎng)MAC IP核的IEEE1588協(xié)議的設計與實(shí)現[D].西安電子科技大學(xué),2017.

[6] More Than IP Altera InternationalLimited 1588 Tri-Speed Ethernet MAC Core Product Brief. http://www.altera.com/products/ip/ampp/morethanip/documents/m-mtip-trimode1588macpbvl.0.pdf. 2006

[7] FastEthernet1588.ArasanChipSystemsInc.

http://arasan.com/products/wireline-interface/ethernet/fast-ethernet-ieee-1588/. 2010

[8] Precision ClockSynchronization-IEEE1588White Paper. Andreas Dreher,DirkMohl.

[9] 蘭杰,朱曉飛,陳亞,李峭.時(shí)間觸發(fā)以太網(wǎng)標準研究[J].航空標準化與質(zhì)量,2013(05):24-27+56.

[10] 高鵬飛. 時(shí)間觸發(fā)以太網(wǎng)交換機設計[D].西安電子科技大學(xué),2014.

[11] 蘭杰,熊華鋼,李峭.時(shí)間觸發(fā)以太網(wǎng)時(shí)鐘同步的容錯方法分析[J].計算機工程與設計,2015,36(01):11-16.

[12] 楊俊雄,徐亞軍,何鋒,劉志丹.時(shí)鐘同步精度對TTE實(shí)時(shí)性影響研究[J].電光與控制,2016,23(08):33-38.

[13] 劉晚春,李峭,何鋒,熊華鋼.時(shí)間觸發(fā)以太網(wǎng)同步及調度機制的研究[J].航空計算技術(shù),2011,41(04):122-127.

[14] 郭愛(ài)英.時(shí)間觸發(fā)以太網(wǎng)同步技術(shù)的研究與實(shí)現[D].電子科技大學(xué),2013.

[15] 毛軼.時(shí)間觸發(fā)以太網(wǎng)容錯時(shí)鐘同步機制的研究與硬件實(shí)現[D].北京交通大學(xué),2017.

[16] Steinbach T, Lim H T, Korf F, et al. Tomorrow's In-Car Interconnect? A Competitive Evaluation of IEEE 802.1 AVB and Time-Triggered Ethernet (AS6802)[C]// Vehicular Technology Conference. IEEE, 2012:1-5.

1588時(shí)間同步原理

如果不進(jìn)行時(shí)間同步，任由系統中的各個(gè)時(shí)鐘自由運行，由于計時(shí)器件所使用的晶振存在相位或者頻率漂移（例如受到溫度影響，器件老化等因素），那么結果可能如下圖虛線(xiàn)所示。

石英晶振精度的相對偏差常用PPM表示，其物理意義為精度偏差是標稱(chēng)頻率的百萬(wàn)分之一，即1 ppm的晶振頻偏將會(huì )導致每秒鐘產(chǎn)生1微秒的計時(shí)誤差；而市面上常見(jiàn)的石英晶振，其溫度漂移可達到1 ppm/攝氏度甚至更高，若讓其自由運行，最終時(shí)間將會(huì )產(chǎn)生很大的偏差。時(shí)間同步的目的是定期修正自由時(shí)鐘的時(shí)間偏差，將其時(shí)間值約束在標準時(shí)鐘的附近，如圖中紅線(xiàn)所示。一個(gè)只包含主時(shí)鐘和從時(shí)鐘的PTP系統通過(guò)交互PTP信息來(lái)實(shí)現主從時(shí)鐘間的同步，其基本同步報文交互過(guò)程如下圖所示。

以上公式得以成立的基本前提是假設主從時(shí)鐘上下行鏈路延遲相等，即圖2中Sync和Delay_Req在傳輸線(xiàn)路上所消耗的時(shí)間是一樣的。但在實(shí)際應用中，即使在主從時(shí)鐘直接相連的情況下，下行時(shí)延和上行時(shí)延在納秒這一量級上都是不對等的，如果中間跨越了其它網(wǎng)絡(luò )設備，這一不對等性將會(huì )擴大到微秒甚至毫秒量級，對最終的同步精度產(chǎn)生很大的影響，所以IEEE 1588不能較好的適用于對非對稱(chēng)性網(wǎng)絡(luò )拓撲結構。在實(shí)際應用中為了進(jìn)一步提高精度，需要盡可能的將打時(shí)間戳的位置選取到靠近物理連線(xiàn)的地方，并且需要采取適當的算法或外部補償的方式來(lái)減小這種雙向時(shí)延不對稱(chēng)性帶來(lái)的同步誤差。

傳播時(shí)延的不對稱(chēng)性是影響1588時(shí)鐘同步性能的主要因素。有研究表明，采用某種方法實(shí)現主從時(shí)鐘上下行鏈路延遲盡可能相等的前提下，能夠提升1588時(shí)鐘同步的精度及其同步的穩定性。

在TSN的802.1AS協(xié)議及其REV協(xié)議中，明確定義了1588同步實(shí)現的具體方式和細節，但因其有主時(shí)鐘的緣故，制定了相應的BMCA（最佳主時(shí)鐘選擇）算法及冗余策略來(lái)實(shí)現其可靠性。

盡管目前對設備靈活性和智能化的需求已成為無(wú)線(xiàn)網(wǎng)絡(luò )研究的熱點(diǎn)，但有線(xiàn)網(wǎng)絡(luò )在具有傳感器和執行器設備的實(shí)時(shí)網(wǎng)絡(luò )中仍占有不可替代的地位。通過(guò)時(shí)鐘同步系統將一個(gè)具有不同設備和協(xié)議的混合有線(xiàn)/無(wú)線(xiàn)通信系統集成在一起，將成為未來(lái)的主流。時(shí)間敏感網(wǎng)絡(luò )（TSN）服務(wù)等技術(shù)有助于實(shí)現混合系統中的實(shí)時(shí)數據交互和時(shí)間同步。但是，由于效率低下，對于處理小型數據以太網(wǎng)幀和耗時(shí)的轉發(fā)過(guò)程，限制了其在底層設備中的發(fā)展。因此，有線(xiàn)網(wǎng)絡(luò )的時(shí)間同步機制仍然是必要的。除了精度和準確性，算法簡(jiǎn)單、性能更穩定、成本更低、通信資源占用率更低將是時(shí)間同步技術(shù)在有線(xiàn)網(wǎng)絡(luò )領(lǐng)域的突破方向。（需要注意的是，此處所提的TSN中時(shí)間同步技術(shù)并非特指1588時(shí)間同步技術(shù)，而是指未來(lái)可能在TSN中應用的時(shí)間同步技術(shù)）

6802時(shí)間同步原理

相對于IEEE1588時(shí)間同步而言，AS6802協(xié)議在實(shí)現網(wǎng)絡(luò )中各個(gè)設備之間的時(shí)間同步時(shí)，并沒(méi)有選取某一個(gè)網(wǎng)絡(luò )設備的時(shí)間作為最佳主時(shí)間，而是采用了分布式的時(shí)間同步方法，并且AS6802協(xié)議有很強大的容錯機制（AS6802可以用嚴謹的數學(xué)證明來(lái)證明其可靠性），保證了時(shí)間同步的穩定可靠。

PCF業(yè)務(wù)是由AS6802協(xié)議規定的，用于時(shí)間同步的協(xié)議幀，其類(lèi)型域為0x891d，其幀結構如圖所示，PCF幀內容說(shuō)明如下表中內容。

PCF幀與標準以太網(wǎng)幀完全兼容，其實(shí)現AS6802協(xié)議功能的字段都在以太網(wǎng)幀的payload域，在PCF幀中我們稱(chēng)其為PCF域。PCF域的具體內容見(jiàn)下圖。

其中，Integration_Cycle表示同步的整合周期，表示目前的時(shí)間是同步集群周期的第幾個(gè)基本周期。Membership_New表示PCF幀的成員向量，4字節，每個(gè)端系統SM會(huì )對應1比特，這樣支持的SM數目最多為32個(gè)。Sync_Priority表示PCF幀的優(yōu)先級，在A(yíng)S6802同步中，CM不接收來(lái)自?xún)?yōu)先級不同的SM的幀，SM和SC不受優(yōu)先級的影響，可以接收不同優(yōu)先級CM的PCF幀。Sync_Domain表示同步域，在同一個(gè)同步域下的AS6802設備之間才可以進(jìn)行PCF幀的交換。Type表示PCF幀的類(lèi)型。PCF有三種類(lèi)型的幀：冷啟動(dòng)幀（CS），冷啟動(dòng)應答幀（CA）和同步幀（IN）。Transparent_Clock表示透明時(shí)鐘，這樣有利于同步的級聯(lián)與擴展。

AS6802協(xié)議具體建立同步過(guò)程如下圖，具體步驟如下：

（1）TTE網(wǎng)絡(luò )中的設備啟動(dòng)，進(jìn)入非同步狀態(tài)；

（2）TTE網(wǎng)絡(luò )中SM是同步過(guò)程的發(fā)起者，首先向網(wǎng)絡(luò )中的CM發(fā)送CS幀；

（3）CM將收到的CS幀進(jìn)行固化后，向SM回復CS幀；

（4）SM對收到的CS幀同樣進(jìn)行固化處理，然后等待一個(gè)事先預設的固定時(shí)延即CS_offset后發(fā)送應答CA幀；

（5）CM將SM發(fā)來(lái)的應答CA幀進(jìn)行固化后，向SM回復CA幀；自身進(jìn)入等待IN幀狀態(tài)，并啟動(dòng)等待IN超時(shí)計數，其上限值為事先設定的常量即Wait_IN_timeout；

（6）SM收到CM發(fā)來(lái)的CA幀后對其進(jìn)行固化處理，然后等待一個(gè)事先預設的固定時(shí)延即CA_offset后發(fā)送IN幀；

（7）CM在Wait_IN_timeout時(shí)間內收到SM發(fā)來(lái)的IN幀，則進(jìn)入同步狀態(tài)，并且校準本地時(shí)間同時(shí)向SM回復IN幀，否則CM重新回到失步狀態(tài)；

（8）SM收到CM發(fā)來(lái)的IN幀后，進(jìn)入同步狀態(tài)并且校準本地時(shí)間，否則進(jìn)入失步狀態(tài)。

在不同廠(chǎng)家設備實(shí)現6802同步時(shí)，CA幀的接收窗口的問(wèn)題往往是其中最關(guān)鍵的問(wèn)題。

時(shí)間同步精度的測量

對于時(shí)間同步精度的測量，往往是采用秒脈沖的方式進(jìn)行。在不同的兩個(gè)系統板卡上各引出一條按照各自板卡上同步后的時(shí)鐘計量1秒時(shí)間出來(lái)的脈沖信號到同一個(gè)示波器上，通過(guò)對比相應的秒脈沖時(shí)間偏差進(jìn)而得到同步時(shí)鐘的偏差。如下圖，筆者實(shí)驗室實(shí)現的千兆以太網(wǎng)模式下6802同步或者1588同步可以實(shí)現10ns的同步誤差，百兆以太網(wǎng)模式下則可以實(shí)現40ns左右的同步誤差。

百兆模式下時(shí)間同步精度40ns

千兆模式下時(shí)間同步精度10ns

1588同步和6802同步的對比

一、應用場(chǎng)景

1、1588：多用于分布式網(wǎng)絡(luò )拓補結構中，各網(wǎng)絡(luò )節點(diǎn)功能有主次之分，且網(wǎng)絡(luò )拓補環(huán)境較為穩定，不經(jīng)常改變；

2、6802：多用于網(wǎng)絡(luò )節點(diǎn)功能相似的拓補結構中，可適應網(wǎng)絡(luò )拓補環(huán)境中經(jīng)常添加網(wǎng)絡(luò )節點(diǎn)或者移除網(wǎng)絡(luò )節點(diǎn)的情況。

二、實(shí)現方式

1、IEEE 1588 多采用軟、硬件結合的方式，實(shí)現高精度的時(shí)鐘同步。軟件部分實(shí)現 BMC 算法和 PTP 其他同步算法，硬件則主要負責時(shí)間戳的精確獲取。

2、SAE AS6802協(xié)議定義了3種以太網(wǎng)封裝的PCF同步幀，可完全采用硬件實(shí)現。

三、影響同步精度因素

1、IEEE 1588打時(shí)間戳的精確度以及上下行時(shí)延的對稱(chēng)性是直接影響時(shí)鐘同步的精度。

2、SAE AS6802協(xié)議透明時(shí)鐘的精確度直接影響時(shí)鐘同步的精度。

四、同步幀區別

1、IEEE1588 標準定義了10種PTP報文實(shí)現時(shí)鐘同步，包括事件報文和通用PTP報文。

2、SAE AS6802協(xié)議定義了3種以太網(wǎng)幀實(shí)現時(shí)鐘同步，包括CS、CA、IN幀。

五、瓶頸

1、AS6802 中定義的單個(gè)集群最多只能包括32個(gè)SM。所以對于節點(diǎn)數目龐大的集群，如果使用 AS6802 同步技術(shù)實(shí)現所有節點(diǎn)間的時(shí)鐘同步，需要把這個(gè)復雜集群劃分為多個(gè)邏輯子集群。這種劃分使得透明時(shí)鐘的計算不僅包括多個(gè)SC，而且可能跨越多個(gè)子集群，這種情況會(huì )導致集群中最大鏈路延遲的計算量大且透明時(shí)鐘的精確度低。

2、IEEE 1588標準是以傳輸線(xiàn)路的對稱(chēng)性為前提進(jìn)行的延時(shí)測量，如果系統節點(diǎn)數目較多，規模龐大結構復雜，網(wǎng)絡(luò )的對稱(chēng)性就會(huì )變差，同步精度就會(huì )降低，為此IEEE 1588v2中定義了透明時(shí)鐘、延遲測量和非對稱(chēng)性補償機制，有效減小了網(wǎng)絡(luò )非對稱(chēng)性對時(shí)鐘同步精度的影響。當網(wǎng)絡(luò )中節點(diǎn)數目較多時(shí)，最優(yōu)主時(shí)鐘算法的計算量較大，這不僅損耗較多的系統整體資源，而且要求主站具有很高的數據運算和處理能力。

全文完。