來(lái)源：semiengineering
芯片制造商正在為架構、材料和基本結構（如晶體管和互連器件）的根本性變革做好準備。最終結果將是有更多的流程步驟、每個(gè)步驟的復雜性增加，以及全面成本上升。在前沿，FinFET會(huì )在3nm節點(diǎn)之后的某個(gè)地方前進(jìn)困難。仍在這些節點(diǎn)工作的三家代工廠(chǎng) ——臺積電，三星和英特爾，以及行業(yè)研究機構 imec正在尋求某種形式的柵極全能晶體管作為下一個(gè)晶體管結構 ，以便對柵極泄漏進(jìn)行更嚴格的控制。在此之后，這種方法可能至少適用于更多的節點(diǎn)，并可能隨著(zhù)由imec開(kāi)發(fā)的中間步驟forksheet FET的推出而進(jìn)一步發(fā)揮作用。（見(jiàn)圖1）然而每家公司都在使用不同的命名，時(shí)間表和技術(shù)組合，因此很難確定哪個(gè)公司在什么時(shí)候處于技術(shù)領(lǐng)先地位。
圖1：N型和P型 forksheet FET對（左）和nanosheet FET（右）。來(lái)源：imec
“回顧過(guò)去，我們從雙極器件開(kāi)始，然后我們轉向平面CMOS和3D FinFET，”臺積電業(yè)務(wù)發(fā)展高級副總裁Kevin Zhang說(shuō)?！艾F在我們正在轉向nanosheet柵極全能晶體管。但晶體管結構將會(huì )演變。不是每一代或每一個(gè)節點(diǎn)都需要引入新的架構，因為新的晶體管或架構需要很長(cháng)很長(cháng)的時(shí)間。我們已經(jīng)投資nanosheet技術(shù)超過(guò)10年，以便有足夠的信心在2nm節點(diǎn)上引入它?！?/span>代工廠(chǎng)將盡可能長(cháng)時(shí)間地擴展現有技術(shù) ，因為每次更換升級都是昂貴的。除了代工廠(chǎng)開(kāi)發(fā)的新制造工藝外，還需要微調涉及制造設備的數百個(gè)工藝步驟。這里的關(guān)鍵指標是制造每個(gè)晶圓所花費的時(shí)間，這會(huì )影響成本，以及獲得足夠良率的時(shí)間。每個(gè)步驟都需要更改所有內容，從EDA工具（需要在每個(gè)節點(diǎn)和每個(gè)鑄造廠(chǎng)的半節點(diǎn)進(jìn)行認證）到各種設備何時(shí)插入制造環(huán)流。復雜芯片可以有多個(gè)插入點(diǎn)。這使得實(shí)際的時(shí)間表難以確定，代工廠(chǎng)可能不會(huì )推到下一個(gè)技術(shù)節點(diǎn)，直到他們使用現有技術(shù)進(jìn)行改進(jìn)。臺積電是目前流程的領(lǐng)導者，也是唯一處于領(lǐng)先地位的純代工廠(chǎng)，計劃遷移到2nm的GAA FET。臺積電研發(fā)高級副總裁Yuh-jier Mii在最近的一次演講中表示，3nm的finFET在使用相同的功率時(shí)將速度提高18%，或在相同的性能下降低34%的功率。使用nanosheet，速度將提高約10%至15%，功耗降低25%至30%，密度增加1.1倍。他還指出，現有的設計規則將在N2兼容，這將降低IP的重用率。英特爾將遵循類(lèi)似的路徑，使用其版本的GAA FET，稱(chēng)為帶狀FET。英特爾同樣表示，它的finFET技術(shù)還有足夠的改進(jìn)，可以將finFET擴展到另一個(gè)節點(diǎn)。“我們在當前的生產(chǎn)節點(diǎn)上提供先進(jìn)的 finFET ，”英特爾副總裁兼產(chǎn)品和設計生態(tài)系統支持總經(jīng)理Rahul Goyal說(shuō)?！拔覀冞€在研究下一代節點(diǎn)，它將在明年左右推出。然后，我們的sweet spot——這是最先進(jìn)的節點(diǎn)，我們相信我們可以在這里實(shí)現差異化，目前正在與幾個(gè)客戶(hù)一起開(kāi)發(fā)。這讓我們更好的規定好了2024年至2025年的發(fā)展歷程，并更好地了解了客戶(hù)的需求以及如何實(shí)現這一目標。挑戰在于如何確保我們在早期階段與客戶(hù)合作，以盡可能加快我們的學(xué)習速度，然后使我們的生態(tài)系統和合作伙伴能夠為我們的客戶(hù)服務(wù)?！?/span>與此同時(shí)，三星將在3nm引入GAA技術(shù)，稱(chēng)為多橋通道FET。該公司聲稱(chēng)，與5nm FinFET相比，該技術(shù)可以將功耗降低45%，將性能提高23%，并將面積減少16%。下一代產(chǎn)品將降低高達50%的功耗，并將性能提高30%，占地面積減少35%。三星吹捧的關(guān)鍵改進(jìn)之一是可調節的通道寬度，它可以降低驅動(dòng)信號所需的功率。下一步是什么？在GAA FET之后，下一個(gè)技術(shù)版本可能包括堆疊的GAA FET，也稱(chēng)為complementary FET（CFET），可擴展高達50%。這種變化至少將nanosheet擴展了幾個(gè)節點(diǎn)?？梢远询B多少層可能決定了這項技術(shù)的可擴展性。“我們正在研究橫向nanosheet以及未來(lái)幾代技術(shù)中橫向nanosheet某種程度的堆疊，” Lam Research計算產(chǎn)品副總裁David Fried說(shuō)?！懊總€(gè)人都喜歡調查先進(jìn)設備的完整列表，并查看垂直和橫向設備和堆棧，但是進(jìn)行任何這些更改所需的投資都非常巨大，以至于制造商必須確信，在他們進(jìn)行過(guò)渡之前，他們將從重大過(guò)渡中獲得至少幾個(gè)節點(diǎn)。你盡量不要一次一個(gè)節點(diǎn)地做出這些決定?！?/span>預計CFET將開(kāi)始出現在1.4nm左右。CFET已經(jīng)在繪圖板上存在了十多年，被認為是nanosheet和forksheet FET的進(jìn)化步驟 。對于CFET，nFET和pFET導線(xiàn)采用單線(xiàn)或雙線(xiàn)配置，在提供面積和密度優(yōu)勢的同時(shí)，仍可限制柵極處的電流泄漏。這種泄漏就是即使設備關(guān)閉，電池也會(huì )耗盡或電力繼續流動(dòng)的原因。
圖 2：CFET 架構。來(lái)源：科文托，
Lam Research旗下研究公司
重新思考一些基礎知識與過(guò)去不同，當一個(gè)過(guò)程可以在數十億個(gè)相同設計的單元上完成時(shí)，最終用戶(hù)需要針對特定應用的更定制的解決方案。在某些情況下，這些是為內部消費而設計的，例如超大規模數據中心。這限制了特定設計的行業(yè)體量 ，并進(jìn)一步減少了量。更糟糕的是，其中一些設備正被用于安全和任務(wù)關(guān)鍵型應用。因此，除了數量有限之外，還需要在更長(cháng)的使用壽命內提高可靠性。為此，正在制定一些有趣的戰略來(lái)處理這些問(wèn)題和相關(guān)問(wèn)題。例如，與其期望設計中的每個(gè)晶體管或互連都能以100%的良率完美地工作， 不如期望能夠在芯片生命周期的任何時(shí)候識別出哪些是壞的。這里的重點(diǎn)是彈性。過(guò)去，這是通過(guò)冗余實(shí)現的，一般的態(tài)度是晶體管是免費的。但是，在異構設計中，這種方法太昂貴了，其中一些計算元素和內存是由不同的供應商創(chuàng )建的。“有兩個(gè)問(wèn)題，”P(pán)DF Solutions首席技術(shù)官 Andrzej Strojwas說(shuō)?！笆紫?，你如何很早就確定電路不起作用？其次，如何構建可重配置的互連？可以使用有源電路來(lái)重新配置該互連。這樣做的標準方法是在制造過(guò)程結束后進(jìn)行測試，然后燒毀保險絲。但是，如果通過(guò)低級金屬水平的電子束掃描將信息內聯(lián)在內，則可以更有效地做到這一點(diǎn)。粒度是不同的?！?/span>當索尼在2000年推出基于IBM的Cell處理器的Playstation 2時(shí)，它被設計成六個(gè)內核，盡管只需要五個(gè)。這種方法在當時(shí)被認為是革命性的。但是，可重構性增加了對從設計到制造的應用的能力，包括實(shí)時(shí)分析，根據需要重新路由信號的能力，以及更精確地劃分設計的能力。光刻也即將經(jīng)歷一個(gè)重大而昂貴的轉變。EUV在經(jīng)過(guò)大約十年的延遲后，部署用于5nm的大批量生產(chǎn)，已經(jīng)落后了。在3nm和2nm處，除非ASML（尖端光刻設備的唯一來(lái)源）能夠以合理的價(jià)格推出高數值孔徑EUV（HIGH NA EUV），否則將再次需要多圖案化。HIGH NA EUV的光圈為0.55，而EUV為0.33，它使用變形透鏡，能夠在晶片邊緣正確打印特征。但并非所有金屬層都需要HIGH NA EUV，這意味著(zhù)它可能會(huì )作為一種點(diǎn)工具而不是一刀切地集成到制造流程中。另一個(gè)正在獲得挑戰的策略是設計技術(shù)協(xié)同優(yōu)化，它將前端設計與制造聯(lián)系起來(lái)，比過(guò)去更緊密地聯(lián)系在一起。DTCO已經(jīng)存在多年，但它只在最先進(jìn)的節點(diǎn)上使用。“在平面CMOS時(shí)代，設計師和技術(shù)可以預測節點(diǎn)將如何擴展，”Synopsys硅工程集團的產(chǎn)品營(yíng)銷(xiāo)總監Ricardo Borges說(shuō) ?！半S著(zhù)finFET的引入，這種預測變得不那么可信，FinFET在混合中引入了一些新事物，使得預測節點(diǎn)的特性變得更加困難。今天，有更多種類(lèi)和更多的架構需要探索。例如，在短期內，我們看到gate全能技術(shù)的早期發(fā)布。除此之外，還有幾種類(lèi)型的器件，更多的晶體管架構，更多的材料和系統需要評估。在某些時(shí)候，可以用其他材料代替硅。我們已經(jīng)看到了新的金屬，如釕和鉬用于未來(lái)的互連，以及用于未來(lái)互連的鉍和銻，因為它們的電阻率較低。然后有一些結構，imec稱(chēng)之為縮放助推器，這可能是一種新的過(guò)程技術(shù)，以減少圖案化方法的可變性?！?/span>然而，另一種方法是根本不擴展到最先進(jìn)的節點(diǎn)。聯(lián)華電子（UMC）和GlobalFoundries等代工廠(chǎng)正在進(jìn)行大量投資，這些工廠(chǎng)正在使用替代方法來(lái)提高PPA。GlobalFoundries技術(shù)、工程和質(zhì)量高級副總裁Gregg Bartlett表示，目前使用的芯片中有80%是在成熟節點(diǎn)上制造的，他預計隨著(zhù)先進(jìn)封裝、混合鍵合、小芯片和更多領(lǐng)域特定設計的增長(cháng)，這一數字還會(huì )增加。不過(guò)，這并沒(méi)有使成熟節點(diǎn)的設計變得不那么復雜?！拔覀儚牟牧祥_(kāi)始，然后設計芯片，而不是從 終端市場(chǎng)開(kāi)始，弄清楚他們想用設計做什么，以及什么材料映射到其中，”Bartlett說(shuō)?！癝OITEC有27種不同類(lèi)型的SOI（絕緣體上的硅）材料，具有不同的盒子厚度，不同的硅厚度和不同的晶體取向。了解為什么一種基板比另一種基材更好是一個(gè)非常重要的考慮因素。這并不是因為材料特性。這是因為當它完全集成到系統級別的性能中時(shí)，效果就是不同的?！?/span>不同的選擇令人驚訝的是，在所有工藝節點(diǎn)上都發(fā)生了多少研發(fā)，而不僅僅是在前沿，而且隨著(zhù)美國芯片與科學(xué)法案和歐洲芯片法案的通過(guò)，這項研究可能會(huì )爆炸式增長(cháng)，這些法案將總共投入超過(guò)1000億美元用于各種相關(guān)領(lǐng)域的研究。這包括用于多芯片和多模塊/封裝通信的硅光子學(xué)，已在數據中心內部廣泛用于將服務(wù)器連接到存儲器。它將越來(lái)越多地用于越來(lái)越短的距離。光速非?？?，需要最少的能量來(lái)實(shí)際傳輸信號，并且它產(chǎn)生的熱量非常少。但它也需要監測熱波動(dòng)，這可能會(huì )將信號推到濾波器范圍之外，并檢查波導中的任何粗糙度，這會(huì )影響信號。與電子不同，光子不喜歡角落，這是將電音頻構建成芯片的挑戰之一。“對我們來(lái)說(shuō)，我們希望能夠模擬以某種形狀或方式裝瓶在一起的兩個(gè)設備，并能夠模擬和模擬這兩者的組合，”Bartlett說(shuō)?！癊DA的工作人員在后臺做得很好。我們剛剛與一家EDA供應商在我們的45CLO平臺上發(fā)布了一個(gè)公告（C，L和O是不同的波長(cháng)波段，每個(gè)波長(cháng)段都有不同的損耗）。這些都是處于行業(yè)前沿的領(lǐng)域，我們正在努力為客戶(hù)提供正確的設計工具?！?/span>行業(yè)都在蓬勃發(fā)展?！皬妱诺木A需求使我們的晶圓廠(chǎng)保持滿(mǎn)負荷運轉，并且價(jià)格高于我們整體收入的平均混合定價(jià)，”聯(lián)華電子總裁Jason Wang在最近的業(yè)績(jì)發(fā)布會(huì )上表示?！癝oC技術(shù)，如非易失性存儲器、電源管理、RF-SOI和OLED顯示驅動(dòng)器，是5G、AIoT和汽車(chē)領(lǐng)域的必要應用。我們專(zhuān)注于特種技術(shù)的戰略取得了成功，它現在貢獻了我們硅片收入的一半以上?！?/span>Jason Wang指出，汽車(chē)的持續電氣化也是未來(lái)增長(cháng)的催化劑。其他選擇也許最大的轉變來(lái)自封裝選項和小芯片。有許多方法可以將不同的部分放在一起，包括在最先進(jìn)的節點(diǎn)上開(kāi)發(fā)的數字邏輯與其他邏輯、模擬和在成熟節點(diǎn)上開(kāi)發(fā)出的各種類(lèi)型的存儲器的混合。事實(shí)上，隨著(zhù)設計變得越來(lái)越異構，并針對特定應用和用例進(jìn)行定制，人們越來(lái)越需要為它們增加更大的靈活性。“我們采訪(fǎng)的一位客戶(hù)有一個(gè)非常復雜的中斷控制器，”Flex Logix銷(xiāo)售、營(yíng)銷(xiāo)和解決方案架構副總裁Andy Jaros說(shuō)?！八麄冃枰A測客戶(hù)想要啟動(dòng)芯片的所有不同排列，包括連接哪些外圍設備或使其可用于外部世界，他們正試圖在軟件控制下做到這一點(diǎn)。他們發(fā)現，無(wú)論他們如何配置它，或者中斷控制器有多復雜，中斷控制器都不受支持。這就是嵌入式FPGA發(fā)揮作用的地方。你可以擁有一個(gè)更簡(jiǎn)單的中斷控制器，并且該中斷控制器是針對每個(gè)客戶(hù)精心設計的。因此，現在不必預測每個(gè)潛在的引導情況或引導序列或組合變化?；旧?，當客戶(hù)需要它時(shí)，就會(huì )生成一些新的RTL，并將其放入該客戶(hù)的排序要求中?！?/span>混合和匹配各種組件和過(guò)程也會(huì )產(chǎn)生一些意想不到的結果?？紤]混合鍵合，它提供了一種比將它們焊接在一起更直接的方式來(lái)連接不同的組件。“由于焊料的低溫工藝，它限制了許多下游應用，”Brewer Science晶圓級加工業(yè)務(wù)部執行董事Kim Yes說(shuō)?！拔覀冞€看到客戶(hù)在進(jìn)行焊球集成的地方，有很多的變形或斷裂，他們現在正在考慮混合粘合。這將比真正的異構集成更快?！?/span>銅到銅混合鍵合是最遠的，但目前正在進(jìn)行使用電介質(zhì)進(jìn)行鍵合的工作?！拔覀冋谂c聚合物電介質(zhì)并行工作，以做同樣的事情，” Brewer Science的科學(xué)家Dongshun Bai說(shuō)?！八蕴幱谠缙诎l(fā)展階段”。混合鍵合的另一個(gè)優(yōu)點(diǎn)是它減少了粘接中的應力點(diǎn)，這可能導致焊球出現裂紋，特別是在拐角處?！拔覀兟?tīng)說(shuō)過(guò)橫向對齊等重大挑戰，” Bai說(shuō)?！叭绻麑市∮?微米，他們可能會(huì )有一些問(wèn)題。如果微凸塊連接變小，穩定性將是一個(gè)問(wèn)題”。未來(lái)與過(guò)去不同，當整個(gè)芯片行業(yè)步調一致地走向下一個(gè)工藝節點(diǎn)時(shí)，有許多可能的途徑在考慮之中?，F有節點(diǎn)的工作是使用曲線(xiàn)掩模形狀在光掩模上更準確地打印特征?！敖裉?，即使你畫(huà)了一個(gè)圓圈，它最終也會(huì )在面具上扭曲，”D2S首席執行官Aki Fujimura說(shuō)?！盀榱嗣看味际冀K如一地做到這一點(diǎn)，它必須大得多，而這不會(huì )有用。所以你必須走到生存能力的邊緣，但是如果根據常規，想要可靠它必須更大。但你的工作是讓它盡可能小?！?/span>這就是曲線(xiàn)面罩的適用范圍。使用多光束電子束，可以更準確地打印掩模形狀，以基本上關(guān)閉為解釋這些不準確而創(chuàng )建的空白。如果操作正確，這些技術(shù)可以幫助擴展節點(diǎn)。如果這還不夠，那么目前正在進(jìn)行開(kāi)發(fā)工作，涉及碳納米管FET的2D材料，這些材料在所有領(lǐng)先的代工廠(chǎng)都受到關(guān)注。這些結構是否真的會(huì )為主流應用、特種芯片實(shí)現，還是根本就要不會(huì )實(shí)現，還有待觀(guān)察。雖然使用特殊材料對不同晶體管結構的研究仍在繼續，但領(lǐng)先的 代工廠(chǎng)正在尋求架構和先進(jìn)封裝作為可能的前進(jìn)道路，無(wú)論是否有OSAT的幫助。看起來(lái)，競爭正在升溫而不是消退，并且正在以盡可能低的成本和最大的可靠性快速“大規模定制”半導體?，F在的問(wèn)題是，哪條路是最好的前進(jìn)道路，這還有待證明。
*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。
加入技術(shù)交流群
