差分線(xiàn)的間距和耦合怎么選？緊密還是松散你知道么

之前收到很多關(guān)于走線(xiàn)阻抗以及如何計算正確走線(xiàn)尺寸以達到可制造 PCB 中特定阻抗的問(wèn)題。與確定單端走線(xiàn)的適當走線(xiàn)寬度一樣重要的是確定差分對中兩條走線(xiàn)之間的適當間距。所以問(wèn)題是，差分對中的走線(xiàn)需要彼此靠近多近，“緊密耦合”的需求真的有必要嗎？

該設計指南的有趣之處在于，它可能是唯一定義最差的 PCB 設計經(jīng)驗法則。數字意義上的“松耦合”或“緊耦合”究竟是什么？如果你問(wèn) 10 位不同的信號完整性專(zhuān)家，你會(huì )得到 20 種不同的答案！

在本文中，我們希望在差分對間距方面更接近于緊耦合與松耦合的真實(shí)描述，以及差分對間距如何影響阻抗、差模噪聲、共模接收噪聲和終止。正如我們將看到的，關(guān)注緊耦合（無(wú)論它是什么意思）有其優(yōu)點(diǎn)，但由于錯誤的原因，它經(jīng)常被認為是必要的。

讓我們看一下我上面提到的每個(gè)維度，以確切了解差分對間距在何處起作用，以及如何設置適當的值。

差分對中受間距影響的主要參數是阻抗。差分對的阻抗取決于每條走線(xiàn)的自電容和自感，以及每條走線(xiàn)之間的互電容和互感。這意味著(zhù)不同 l 對的典型阻抗公式需要分解為奇數阻抗和差分阻抗，其定義如下：

奇模和差模阻抗公式。

互感和電容的存在使兩對分別具有等效的總電感和電容。在上面的方程中，我們忽略了損耗（傳輸線(xiàn)阻抗方程中的 R 和 G），但沒(méi)關(guān)系，這里的重點(diǎn)是注意間距。

差分對中的兩條走線(xiàn)之間存在互感和電容。

• 將線(xiàn)對放置得越近，差分阻抗越小，因為L M和C M變大。既大號中號和?中號收斂于零間距趨于無(wú)窮。

換句話(huà)說(shuō)，如果您的設計是為了達到差分阻抗目標（例如標準中指定的或根據測量確定的），那么您不能將兩對靠得太近，否則您將不會(huì )違反阻抗目標作為差分阻抗會(huì )太小。但是，較小的間距會(huì )使沿路徑長(cháng)度的兩條跡線(xiàn)之間的電場(chǎng)和磁場(chǎng)集中，從而增加損耗。

兩條走線(xiàn)之間的互感和互電容不容易計算，也沒(méi)有簡(jiǎn)單的封閉式公式可以使用。一些研究文章中有一些較長(cháng)的公式，但它們非常長(cháng)且笨拙。更好的選擇是使用帶有內置計算器的疊層編輯器。此類(lèi)實(shí)用程序通常使用電磁場(chǎng)求解器來(lái)確定差分對的阻抗，而不是確定互電容和電感。

差分對有時(shí)被描述為不受串擾影響，盡管并不總是說(shuō)明這是來(lái)自單端信號還是差分信號。無(wú)論如何，事實(shí)是差分對無(wú)法避免來(lái)自差模噪聲源或共模噪聲源的串擾。要了解有關(guān)前者的更多信息，您可以閱讀這篇關(guān)于差分串擾的文章。

源自串擾的共模噪聲呢？如果您正在查看在附近的差分模式對中引起信號的單端干擾走線(xiàn)，現實(shí)情況是您永遠無(wú)法保證完全抑制共模噪聲，無(wú)論您在差分模式中將兩條走線(xiàn)走多近一對。然而，更緊密的耦合確實(shí)有幫助。

要了解原因，我們只需要看看來(lái)自單端侵略者軌跡的場(chǎng)是如何在空間中傳播的。由于場(chǎng)隨著(zhù)與走線(xiàn)的距離而下降，差分對中較近的走線(xiàn)比較遠的走線(xiàn)接收到更多的噪聲。

干擾源走線(xiàn)輻射的場(chǎng)隨著(zhù)距離的增加而減弱，因此差分對中每條走線(xiàn)接收到的噪聲可能不相等，并且無(wú)法被差分接收器完全消除。

在這里，我認為最佳解決方案是將單端走線(xiàn)從差分對移得更遠，而不是僅僅將差分對放置得更近一些。如果這不是一個(gè)可行的解決方案，那么較小的間距將產(chǎn)生相同的效果，但沿差分對的損耗更高。

還有一種說(shuō)法是差分對不**** EMI。這也是不真實(shí)的；如果這是真的，那么我們將無(wú)法測量差分串擾。然而，來(lái)自差分對的輻射 EMI 處于差分模式，因此它不如從單端走線(xiàn)或一組走線(xiàn)發(fā)出的噪聲強。這就是您可以在差分鏈路上運行極高速串行數據而不會(huì )經(jīng)常失敗 EMC 測試的原因之一：與通過(guò)單個(gè)跡線(xiàn)發(fā)送數據時(shí)所看到的噪聲相比，噪聲要小得多。

由于差分 EMI 僅在通過(guò)長(cháng)差分對路由串行數據時(shí)才會(huì )成為問(wèn)題，因此您可能會(huì )想將差分對靠得更近以抵消噪聲。我要再次聲明，在這種情況下，損失（插入損失）更為重要。在需要使用差分對的長(cháng)鏈路中，損耗將主導通道行為，因此最好選擇更大的間距。如果開(kāi)始時(shí)通道設計正確，即使數字比特流的上升時(shí)間極快（低于 10 ps），也不應該出現極端的輻射噪聲問(wèn)題。

在遙遠的過(guò)去，在設計師可以使用豐富的 CAD 工具和專(zhuān)業(yè)的電子設計軟件之前，將長(cháng)度匹配和一致的間距應用于差分對是一個(gè)耗時(shí)的過(guò)程。今天，PCB 設計人員被 CAD 工具寵壞了，這些工具使得將長(cháng)度匹配部分應用到差分對變得非常容易。與布線(xiàn)工具接口的設計規則還可以非常輕松地在差分對中的每條跡線(xiàn)之間應用一致的間距，如果需要，包括非常緊密的間距。

盡管在傳統端接方法和差分阻抗目標的范圍內可能沒(méi)有必要，但我們看到使用小間距的幾個(gè)原因：

• 降低差模噪聲****和差分串擾

• 將噪聲作為真正的共模噪聲接收的幾率更高

• 線(xiàn)對之間發(fā)出的差模噪聲較低

然而，與普遍的看法相反，選擇盡可能小的間距并不是終止所必需的，它會(huì )增加沿線(xiàn)對長(cháng)度的損耗。終止是一個(gè)很長(cháng)的討論，我將在一些視頻和另一篇文章中介紹?？梢栽诒疚闹姓业礁攀?，主要內容是端接將差分對視為兩個(gè)單端信號，而不是某些差分阻抗。

當您需要在設計中設置和維護差分對間距和特定阻抗目標時(shí)，幾大知名的EDA廠(chǎng)商，都會(huì )提供完整的 PCB 布線(xiàn)和仿真功能，目前使用的AD就比較好用。集成布線(xiàn)工具為您提供完成物理布局所需的一切，同時(shí)保持幾何規則和阻抗目標。