基于硅和硅晶片的集成電容器

硅基電容器通常是單 MIM（金屬-絕緣體-金屬）或多 MIM 結構的靜電電容器，由半導體技術(shù)制造。

硅電介質(zhì)是二氧化硅 (MIS) 或氮化硅 (MOS) 絕緣層，但是可以使用諸如原子層沉積 (ALD) 等半導體制造技術(shù)在硅襯底上形成其他電介質(zhì)材料。高密度硅基電容器使用 3D 納米結構電極來(lái)實(shí)現更高的表面積，從而獲得更高的電容值。

介紹

二氧化硅和氮化硅等硅基電介質(zhì)常用于高密度電容器。具有硅電介質(zhì)的電容器非常適合需要高穩定性、可靠性和耐高溫的應用。這些電容器的性能特點(diǎn)使其成為在惡劣環(huán)境應用中使用的合適選擇。以下是硅基電介質(zhì)的主要優(yōu)勢和局限性。

硅基電介質(zhì)的優(yōu)勢

高溫穩定性高

大多數電容器的性能會(huì )受到高溫的顯著(zhù)影響。硅電容器有不同的額定溫度，通常高達 250 o C。高溫硅電容器適用于廣泛的惡劣環(huán)境應用，包括飛機發(fā)動(dòng)機控制、航空電子系統、汽車(chē)系統、井下石油勘探系統、軍事應用和很快。此外，硅電容器提供高度穩定的電容性能作為電壓和溫度的函數。硅電容的最大容量雖然有限，但不會(huì )發(fā)生電容老化。此外，與 X7R 和 X8R 電容器不同，硅電容器的可靠性和電容在直流偏置條件下不會(huì )降低。

小型化的巨大潛力

硅基電介質(zhì)通常用于制造高密度電子器件。高密度硅電容器通常在超深溝槽中制造，它們具有非常低的漏電流和低損耗因數。無(wú)源集成連接基板 (PICS) 是實(shí)現高密度電容器的最常用技術(shù)。該工藝允許實(shí)現多芯片模塊 (MCM) 和板上芯片 (COB)，并有助于實(shí)現具有低功耗的更小組件。此外，這個(gè)過(guò)程允許將許多基本功能集成到一個(gè)產(chǎn)品中，從而有助于降低制造成本。通過(guò)采用最新技術(shù)，實(shí)現了高容積效率。預計隨著(zhù)對高性能和小型化組件的需求不斷增長(cháng)，硅電容器的體積效率將繼續提高。到目前為止，已經(jīng)實(shí)現了層比多層陶瓷電容器 (MLCC) 技術(shù)更薄的硅電容器。

高溫漏電流穩定性

漏電流是電容器經(jīng)受高溫時(shí)會(huì )受到影響的電容器參數之一。介電材料是決定電容器漏電流的關(guān)鍵因素。對介電材料施加過(guò)大應力會(huì )顯著(zhù)增加泄漏電流。充電電壓和電介質(zhì)的厚度對電容器的漏電流也有輕微的影響。與市場(chǎng)上大多數高溫電容器相比，硅電容器具有令人印象深刻的漏電流-溫度特性。此外，硅基電介質(zhì)提供令人印象深刻的絕緣電阻，使其成為耦合、阻塞和定時(shí)電路的無(wú)與倫比的選擇。

低故障率

電容器在電子電路中有廣泛的應用。因此，它們是電子系統中最常見(jiàn)的無(wú)源元件之一。電容器的可靠性是其故障率的一個(gè)因素。與其他無(wú)源元件相比，電容器的故障率更高。決定電容器故障率的一些關(guān)鍵因素包括運行時(shí)間和負載條件。比較可靠性測試表明，與高溫 X8R 電容器相比，高溫硅電容器具有更好的 FIT（及時(shí)故障）率。

硅基電介質(zhì)的局限性

有限的最大電容

盡管硅電容器具有出色的特性，包括高溫下的高穩定性、極低的漏電流、高絕緣電阻和高電容密度，但可以實(shí)現的最大電容是有限度的。預計最新的技術(shù)進(jìn)步將有助于克服這一技術(shù)限制。除了改進(jìn)制造工藝外，制造商還在探索替代電介質(zhì)，以解決與硅基電介質(zhì)相關(guān)的主要技術(shù)障礙。

電荷泄漏

SiO 2 通常用于制造微電子器件的電容器。這些電容器是通過(guò)氧化硅并使用氧化物作為介電材料構成的。由于電容與電介質(zhì)材料的面積成正比，與電介質(zhì)的厚度成反比，因此電子設備制造商一直在減小電介質(zhì)材料的面積和厚度，以獲得小型化和高密度的設備。SiO 2 的厚度介電膜減少，通過(guò)介電材料的電荷泄漏增加。超過(guò)一定限度，由于漏電問(wèn)題，電容就很難儲存電荷。盡管 DRAM 制造商正在使用深溝槽來(lái)克服泄漏問(wèn)題，但電介質(zhì)厚度限制是微電子器件小型化的主要障礙。除了改進(jìn)實(shí)施過(guò)程外，制造商還在探索替代電介質(zhì)以克服這一限制。

硅基電容器結構和特點(diǎn)

硅基電容器通常是單 MIM（金屬-絕緣體-金屬）或由半導體技術(shù)構建的多 MIM 結構電容器。硅電介質(zhì)是二氧化硅 (MIS) 或氮化硅 (MOS) 絕緣層，但是可以使用諸如原子層沉積 (ALD) 等半導體制造技術(shù)在硅襯底上形成其他電介質(zhì)材料。高密度硅基電容器使用 3D 納米結構電極來(lái)實(shí)現更高的表面積，從而獲得更高的電容值。

半導體和 MOS 電容器的結構——其帶隙圖、功函數和電子親和性概念超出了本文的范圍。我們將重點(diǎn)介紹市場(chǎng)上的硅基電容器及其主要特性。

硅 MIS 和 MOS 電容器

硅基電介質(zhì)通過(guò)半導體制造工藝用于高密度電子器件的半導體制造工藝中。用于電容器技術(shù)的硅基電介質(zhì)通?；诙趸?(MIS) 或氮化硅 (MOS) 絕緣層。圖 1. 下面描述了制造硅電容器的傳統 MOS 技術(shù)。

常規技術(shù)MOS電容工藝

(a) 在硅表面形成聚合物模板

(b) PS 模板的 RIE 圖案轉移到硅中，然后去除 PS 基質(zhì)。

(c) SiO2 生長(cháng)，然后是頂部鋁柵電極沉積

硅電容器可以制造和用作：

作為被動(dòng)集成平臺的一部分，完全兼容 MIS/MOS 的后端技術(shù)

在片上系統 (SiP) 或片上 (SoP) 中異質(zhì)集成為多芯片模塊或倒裝芯片與其他技術(shù)（CMOS、MEMS 等）

分立貼片電容

單層射頻硅電容器

硅基電介質(zhì)用于制造具有極高溫度穩定性、高擊穿電壓和低泄漏參數的低損耗、高 Q 電容器。主要限制是相對較低的介電常數。

金線(xiàn)或鋁線(xiàn)熱超聲和超聲波鍵合是射頻應用中組裝單層硅電容器 (SLC) 的最常見(jiàn)方式。端接樣式可能會(huì )有所不同，并且可以針對環(huán)氧樹(shù)脂或焊片貼裝技術(shù)進(jìn)行優(yōu)化。

射頻 薄膜硅電容器

硅薄膜電容器通?；诔练e在襯底上的單層氧化硅/氮化硅電介質(zhì)，并封裝在類(lèi)似芯片 MLCC 的設計中。它提供了非常低的電容值 (0.05pF) 和非常嚴格的電容容差 (±0.01pF) 的獨特能力。薄膜技術(shù)保證了高頻參數的最小批次變化，因此它是射頻和微波濾波器的理想組件。

然而，術(shù)語(yǔ)“薄膜電容器”涉及更廣泛的薄膜技術(shù)，該技術(shù)還使用其他電介質(zhì)，例如沉積在各種襯底類(lèi)型（如氧化鋁、石英、硅或硅晶片）上的陶瓷或有機薄膜。

因此，“薄膜”（沉積在硅基板上）和“硅”電容器之間的區別在某種程度上是一種營(yíng)銷(xiāo)讓步，盡管根據預期應用，兩者之間存在顯著(zhù)差異。

針對射頻調諧和匹配應用的器件往往是針對參數穩定性和一致性進(jìn)行了優(yōu)化的低電容單層器件，通常采用標準 JEDEC 封裝尺寸。

相比之下，用于電源去耦、寬帶 DC 阻斷和類(lèi)似應用的器件允許更大的容差，有利于實(shí)現更高的比電容，并且更有可能在適用于先進(jìn)組裝方法的封裝中找到，例如引線(xiàn)鍵合或嵌入印刷電路板。然而，無(wú)論預期的應用如何，薄膜和硅電容器系列中的器件都是高性能產(chǎn)品，并且定價(jià)相應，目前的價(jià)格是具有類(lèi)似電容和額定電壓的陶瓷器件價(jià)格的 5 到 5000 倍。

3D 硅高密度電容器

高密度硅電容器通常制造在超深溝槽中以增加電極的表面積。它們具有非常低的漏電流和低損耗因數。無(wú)源集成連接基板 (PICS) 是實(shí)現高密度電容器的最常用技術(shù)。該工藝允許實(shí)現多芯片模塊 (MCM) 和板上芯片 (COB)，并有助于實(shí)現具有低功耗的更小組件。此外，這個(gè)過(guò)程允許將許多基本功能集成到一個(gè)產(chǎn)品中，從而有助于降低制造成本。參見(jiàn)圖 5。右側 - 3D PICS 電容器結構。

通過(guò)采用最新的 3D 技術(shù)，已經(jīng)實(shí)現了超過(guò) 450nF/mm2 的高容積效率。硅電容器可以在 100 微米以下的層中制造，比多層陶瓷電容器 (MLCC) 技術(shù)薄 4 倍。與 MLCC 電容器相比，制造的硅電容器聲稱(chēng)其可靠性提高了 10 倍，結合高達 250C 的超高溫穩定性，高密度硅電容器技術(shù)可在汽車(chē)、工業(yè)/石油鉆探或航空航天/國防工業(yè)中實(shí)現大量高要求應用. 預計隨著(zhù)對高性能和小型化組件的需求不斷增長(cháng)，硅電容器的體積效率將繼續提高。

基于硅片的集成電容器

集成電容器和無(wú)源器件有很多用途。它們在 PCB 上占用的空間更少，它們簡(jiǎn)化了設計，并且由于更緊密的組件匹配，它們可以通過(guò)正確的工藝縮小電路公差。缺點(diǎn)是，與半導體一樣，體積就是一切。

盡管將無(wú)源元件保持在芯片外的一個(gè)常見(jiàn)原因是它們的尺寸相對于片上晶體管的尺寸——不值得在組裝成本高于其材料價(jià)值的設備上浪費寶貴的硅面積——許多現成的零件依靠無(wú)源器件來(lái)調整特定應用的濾波器和控制回路。

然而，半導體制造工藝的利用導致了許多用于高密度微電容器的新方法。Finish 公司 Picosun 使用其原子層沉積 ALD 設備，將導電 TiN 和絕緣電介質(zhì) Al 2 O 3和 HfAlO 3層的薄膜堆疊沉積到蝕刻到硅中的高縱橫比溝槽中，從而將電容密度提高到 1 μF/mm 2。ALD 沉積和 3D 微電容器制造工藝如下圖所示。

3D 微電容器制造的主要技術(shù)步驟。1：在硅表面形成方格孔洞；2：通過(guò)電化學(xué)微加工（ECM）對硅進(jìn)行高縱橫比開(kāi)槽；3：保形金屬-絕緣體-金屬（MIM）疊層的原子層沉積（ALD）；4：鋁沉積和接觸圖案化。資料來(lái)源：皮科森

瑞典公司 Smoltek 在 EPCI PCNS會(huì )議上因其基于碳納米纖維金屬-絕緣體-金屬 (CNF-MIM) 晶圓的半導體技術(shù)在 2019 年底實(shí)現了 +650nF/mm 2的電容密度而獲得了杰出和最佳論文獎。他們使用ALD技術(shù)將Al2O3 /HfO2層沉積到碳納米纖維3D結構上。

光纖長(cháng)度僅為 2 – 3 μm，整個(gè)設備的總高度輪廓約為 4 μm。這使得電容器易于集成到 CMOS 芯片或 3D 堆疊中。

本文由IC先生網(wǎng)www.mrchip.cn編輯整理，請勿轉載，謝謝。