硅晶片融合技術(shù)助力　SoC FPGA設計架構脫穎而出(一)

　　但是，更高的整合度也意味著(zhù)以前由系統設計人員所做出的決定，現在是由晶片設計人員來(lái)完成，系統設計團隊能夠實(shí)現的創(chuàng )新會(huì )越來(lái)越少，也不太容易突出產(chǎn)品優(yōu)勢。更重要的是，系統設計人員要能夠理解晶片設計人員的思路，同時(shí)還可以自由地突顯自己產(chǎn)品的優(yōu)勢。

　　根據應用分類(lèi)　采用對應方式

　　目前俄羅斯電子市場(chǎng)很多最重要的應用都符合某種模式，包括視訊監控、無(wú)線(xiàn)和有線(xiàn)通訊，以及高階工業(yè)控制等。在這些應用中，系統收集寬頻訊號，處理這些訊號以提取出資料，進(jìn)行大運算量的分析，做出判斷，然后實(shí)施判斷。

　　例如，監控系統須要處理來(lái)自攝影機的1，080條逐行掃描視訊。系統對視訊串流進(jìn)行處理、增強邊緣、識別出目標，最后分離出感興趣的目標。此一處理過(guò)程通常使用標準化，雖然相對簡(jiǎn)單，但是需要大運算量的演算法。

　　在下一階段，處理單元的目標分析功能將更強大，例如探測是否有入侵，或識別出某些特定的人。這些演算法可能是專(zhuān)用的，會(huì )經(jīng)常變化。最后經(jīng)過(guò)分析，確定目前的狀態(tài)是否須要觸發(fā)警鈴、鎖閉大門(mén)，或者向公共安全機構發(fā)出警報。
以軟體實(shí)現系統功能易被復制

　　設計團隊採用叁種不同的途徑來(lái)實(shí)現這些系統。第一種途徑最初是透過(guò)運行在微處理器上的軟體來(lái)實(shí)現，最近，則採用特定應用標準產(chǎn)品（ASSP），或者功能強大的32位元微控制器。

　　設計團隊對軟體進(jìn)行除錯、確定演算法，然后檢查系統性能。如果任務(wù)運行太慢，設計人員會(huì )將其移動(dòng)到獨立的中央處理器（CPU）上?；蛘?，如果有數位訊號處理（DSP）核心等合適的加速器，IC上有向量處理器，則將其移動(dòng)到加速器上，進(jìn)而對其進(jìn)行加速。當所有的任務(wù)滿(mǎn)足其時(shí)序要求后，可以在功能、時(shí)序和功率消耗上對系統進(jìn)行最終的驗證。

　　在監控實(shí)例中，系統控制軟體會(huì )運行在一顆CPU核心上。標準影像處理演算法可以運行在DSP核心標準函式庫的程式上，還可以手動(dòng)編寫(xiě)更復雜的專(zhuān)用演算法，在所有可用CPU核心并存執行。

　　這種設計方法有很大的優(yōu)勢。其重點(diǎn)一直是軟體，也就是系統功能。由于大部分系統功能體現在軟體上，因此當出現問(wèn)題或須要進(jìn)行改動(dòng)時(shí)，就比較容易對系統進(jìn)行修改。

　　但是，透過(guò)CPU或DSP核心上的軟體來(lái)執行一種演算法，是最慢而且最耗損效能的方法。因此，對于性能或效率要求較高的系統，以軟體為中心的方法并不是最佳方法。系統不同的特性體現在軟體上，因此有同樣硬體的競爭對手很容易復製這些軟體，或者軟體有可能被敵方所利用。

　　以硬體當作解決方案　設計彈性差

　　系統設計的另一種方法是直接根據系統要求來(lái)開(kāi)發(fā)硬體設計，同時(shí)編寫(xiě)在此一硬體上運行的軟體。這是開(kāi)發(fā)大部分特殊應用積體電路（ASIC）所採用的方法。一開(kāi)始，系統規劃人員確定需要哪些CPU、加速器、記憶體和控制器，把這些需求告訴晶片設計團隊，由他們來(lái)開(kāi)發(fā)ASIC。

　　在實(shí)例系統中，規劃人員可以選擇一對安謀國際（ARM）核心來(lái)運行系統軟體，授權協(xié)力廠(chǎng)商影像處理引擎來(lái)處理最初的影像處理任務(wù)，在進(jìn)程最后，針對復雜演算法設計訂製韌體編寫(xiě)DSP管線(xiàn)程式碼。當進(jìn)行IC設計時(shí)，軟體團隊會(huì )針對設計中完全不同的叁種引擎來(lái)使用叁組程式設計和除錯工具。

　　以硬體為中心的方法有很大的優(yōu)勢。在所有方法中，它能夠實(shí)現最大系統速率及最高功能效率。但這需要熟練的IC設計團隊，且在高階製程節點(diǎn)，投入也會(huì )很大。而且，一旦設計好ASIC，就很難修改硬體或改正錯誤，也很難應對需求的變化，此一過(guò)程會(huì )很慢而且成本很高。軟體方案能夠節省時(shí)間，但是犧牲了ASIC方法的優(yōu)點(diǎn)--速度和功率消耗。

　　因此，雖然在理論上以硬體為中心的方法最適合對性能和功率消耗要求較高的設計，但在實(shí)際情況下，設計團隊只有在預期會(huì )有很大的銷(xiāo)售量能夠滿(mǎn)足成本要求，降低風(fēng)險時(shí)，或者他們知道系統硬體在產(chǎn)品生命週期過(guò)程中不會(huì )有太大的變化時(shí)，才會(huì )開(kāi)發(fā)ASIC。實(shí)際上，面臨關(guān)鍵設計難題的團隊很難實(shí)現系統IC設計時(shí)，通常會(huì )放棄ASIC方法，轉而購買(mǎi)與系統IC設計功能相近的ASSP。