一種基于FPGA的語(yǔ)音錄制與回放系統的設計

　　0引言
　　
　　隨著(zhù)微電子技術(shù)的發(fā)展，系統集成向高速、高集成度、低功耗發(fā)展已經(jīng)成為必然，同時(shí)SoPC技術(shù)也應用而生。SoPC將軟硬件集成于單個(gè)可編程邏輯器件平臺，使得系統設計更加簡(jiǎn)潔靈活。SoPC綜合了SoC，PLD和FPGA的優(yōu)點(diǎn)，集成了硬核和軟核CPU、OSP、存儲器、外圍I／O及可編程邏輯，用戶(hù)可以利用SoPC平臺自行設計高速、高性能的CPU和DSP處理器，使得電子系統設計進(jìn)入一個(gè)嶄新的模式。
　　
　　該設計運用SoPC技術(shù)實(shí)現嵌入式數字化語(yǔ)音錄制與回放。其中，介紹了在FPGA上構建WM8731的I2C總線(xiàn)，以及數字化語(yǔ)音在SRAM中的存儲，并利用Matlab7．0．4軟件對所采集的語(yǔ)音數據進(jìn)行仿真。SoPC是現在電子技術(shù)、電子系統設計的匯聚點(diǎn)和發(fā)展方向。充分體現了其高性能、設計靈活和易用等特點(diǎn)。
　　
　　1系統整體方案
　　
　　系統以Altera公司的FPGA芯片(CycloneⅡ系列)EP2C35F672C6NK為平臺，結合音頻編／解碼芯片WM8731實(shí)現語(yǔ)音錄制與回放。該FPGA芯片具有豐富的片內資源，大量的邏輯宏單元和多個(gè)硬件乘法器，大量的自定義I／O接口，此外還有4個(gè)鎖相環(huán)，為系統提供實(shí)時(shí)時(shí)鐘。設計中充分利用了FPGA的高速并行和Avalon總線(xiàn)自定義硬件外設的優(yōu)勢，從而構建了一個(gè)高集成度、高性能的系統。
　　
　　語(yǔ)音通過(guò)話(huà)筒輸入，由音頻編／解碼芯片WM8731以8kHz的A／D采樣率轉換成16位PCM碼緩存。此外，為確保采集的語(yǔ)音數據不丟失，先將語(yǔ)音存儲在SRAM中，再作后續處理。整體系統框架圖1所示。