<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

架構創(chuàng )新持續提升FPGA的性能與功耗水準

  • 編者按：近日，All Programmable FPGA、SoC 和 3D IC 的領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布，延續 28nm工藝創(chuàng )新，投片可編程邏輯器件(PLD)行業(yè)首款20nm All Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級可編程架構UltraScale。這些發(fā)布的背景和意義是什么?
  • 關(guān)鍵字： Xilinx  FPGA  ASIC  201308  

Xilinx推出業(yè)內第一個(gè)PFM電機控制方案

  • 日前消費類(lèi)和低端工業(yè)電機控制設備市場(chǎng)主要采用的還是基于PWM算法的電機控制方案，而且主要基于mcu和DSP平臺，但這些用PWM算法實(shí)現的電機控制方案都有一個(gè)很大的不足，即PWM電機控制方案的輸出端波形有很多高值諧波，這就不可避免地帶來(lái)難以解決的EMI問(wèn)題，其次PWM電機控制方案還有能效不夠高和時(shí)延較長(cháng)的問(wèn)題。
  • 關(guān)鍵字： Xilinx  PFM  電機控制  

Xilinx UltraScale?：為您未來(lái)架構而打造的新一代架構

  • Xilinx UltraScale? 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。
  • 關(guān)鍵字： Xilinx  UltraScale  ASIC  存儲器  

賽靈思引領(lǐng)業(yè)界進(jìn)入All Programmable時(shí)代

  • Xilinx Zynq?-7000 All Programmable SoC 通過(guò)硬件、軟件和 I/O 可編程性實(shí)現了擴展式系統級差異、集成和靈活性。通過(guò) Zynq-7000 平臺，您可以設計更智能的系統，控制和分析部分利用靈活的軟件、緊密配合擅長(cháng)實(shí)時(shí)處理的硬件，輔之以?xún)?yōu)化的系統接口 - 這樣, BOM 成本可大幅削減、NRE 成本更低、設計風(fēng)險減少、加快上市時(shí)間。
  • 關(guān)鍵字： 賽靈思  Zynq  FPGA  

Xilinx與臺積公司合作采用16FinFET工藝

  • 　　聯(lián)手打造擁有最快上市最高性能優(yōu)勢的FPGA器件 　　賽靈思“FinFast”計劃年內測試芯片推出，首款產(chǎn)品明年面市 　　賽靈思公司和臺積公司公司今天共同宣布聯(lián)手推動(dòng)一項賽靈思稱(chēng)之為“FinFast”的專(zhuān)項計劃，采用臺積公司先進(jìn)的16納米FinFET (16FinFET)工藝打造擁有最快上市、最高性能優(yōu)勢的FPGA器件。雙方分別投入所需的資源組成一支專(zhuān)屬團隊，針對FinFET工藝和賽靈思UltraScale? 架構進(jìn)行最優(yōu)化?；诖隧椨媱?，16FinF
  • 關(guān)鍵字： Xilinx  16FinFET  工藝  

ADI公司舉辦2013設計峰會(huì )

  • Analog Devices, Inc.(NASDAQ：ADI)與Xilinx? Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號和嵌入式系統工程師的設計會(huì )議。會(huì )議的主題是“Discuss. Design. Deliver.”，高性能模擬、現場(chǎng)可編程門(mén)陣列(FPGA)方面的專(zhuān)家將齊聚一堂，并結合建模工具展示完整的信號鏈和可供系統立即使用的解決方案，以應對復雜的設計挑戰。
  • 關(guān)鍵字： ADI  Xilinx  混合信號  

基于Xilinx FPGA的部分動(dòng)態(tài)可重構技術(shù)的信號解調系

  • 隨著(zhù)現代通信技術(shù)的迅速發(fā)展，信號的調制方式向多樣化發(fā)展，解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時(shí)解調，現在很多的解調關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀(guān)，利用FPGA強大的
  • 關(guān)鍵字： Xilinx  FPGA  部分動(dòng)態(tài)可重構  信號解調系統    

Xilinx Smarter Vision解決方案：讓您擁有完美的視

  • 在過(guò)去30年，消費者目睹了電視廣播以及我們總體上訪(fǎng)問(wèn)媒體方式的巨大而又快速的轉變。如果您是從上個(gè)世紀70年代走過(guò)來(lái)的，你就可以看到電視從過(guò)去到現在有多么明顯的進(jìn)步。那時(shí)模擬廣播僅提供三個(gè)主要頻道，畫(huà)質(zhì)只相
  • 關(guān)鍵字： Smarter  Xilinx  Vision  方案    

Xilinx Zynq All Programmable SoC：Smarter Visi

  • 您是否見(jiàn)識過(guò)奧迪非凡的自動(dòng)泊車(chē)功能?在沒(méi)有駕駛員的情況下，轎車(chē)能自動(dòng)找到車(chē)位并泊車(chē)入位;或者，您是否使用Kinect控制器玩過(guò)Xbox 360游戲，或是剛剛咬下一口您從本地水果店購買(mǎi)的鮮香水果。如果是，那么您可以把自
  • 關(guān)鍵字： Programmable  Smarter  Xilinx  Vision    

使用Zynq-7000 All Programmable SoC實(shí)現圖像傳感器色彩校正

  • 摘要：我們在本文介紹的算法闡述了如何使用運行在嵌入式處理器(諸如Zynq處理平臺采用的ARM9核)上的軟件，控制執行像素級色彩校正的定制圖像和視頻處理算法。
  • 關(guān)鍵字： 賽靈思  嵌入式  Zynq  FPGA  201303  

基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現

  • 本文設計的系統主要研究了基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現?，F在體動(dòng)信號(Ballistocardiogram，BCG)與心電信號(Electrocardiogram，ECG)同步監測的系統還很少有，這樣的系統可以更加全面的監測心臟的活動(dòng)狀態(tài)，使在家庭、辦公等環(huán)境下，長(cháng)時(shí)間實(shí)時(shí)監護和評估心臟功能變?yōu)榭赡?/li>
  • 關(guān)鍵字： Xilinx  心電信號  體動(dòng)信號  

基于Xilinx Spartan-6的高速接口設計

  • 隨著(zhù)網(wǎng)絡(luò )帶寬的不斷增加和數據率的不斷提高，單端互聯(lián)的方式由于噪聲等的影響已經(jīng)不能滿(mǎn)足設計的要求。在高速數據通信系統中，由于LVDS(低壓差分信號)有著(zhù)良好的抗干擾能力而被廣泛使用。然而由于許多MCU和DSP不支持LVDS標準的信號而使得接口設計復雜且難于調試。
  • 關(guān)鍵字： Xilinx  LVDS  Spartan-6  

基于Xilinx Zynq的解決方案展示

  • Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現完美結合，以低功耗和低成本等系統優(yōu)勢實(shí)現無(wú)以倫比的系統性能、靈活性、可擴展性，同時(shí)可以加速產(chǎn)品上市進(jìn)程。
  • 關(guān)鍵字： Xilinx  Zynq-7000  FPGA   201301  

ZedBoard開(kāi)發(fā)平臺的多軸串聯(lián)控制系統

  • 摘要：嵌入式技術(shù)突飛猛進(jìn)的發(fā)展，為運動(dòng)控制系統的研究和應用注入了新的活力，并且使得開(kāi)發(fā)成本和周期都大為縮減。本論文將多電機驅動(dòng)、電機控制器、多電機串聯(lián)控制器、在線(xiàn)調試等功能在ZedBoard開(kāi)發(fā)平臺中實(shí)現，突出了Zynq-7000 AP SoC系列處理器資源豐富、配置靈活的特點(diǎn)。
  • 關(guān)鍵字： 嵌入式  Zynq-7000  ZedBoard  201301  

Xilinx在20奈米已發(fā)展出SoC并即將試產(chǎn)

  • 　　在A(yíng)ll Programmable FPGA、SoC和3D IC方面有指標意義的美商賽靈思(Xilinx, Inc.) ，今(31日)宣布在開(kāi)發(fā)與推出最新一代20奈米All Programmable元件方面有叁項重大凸破。20奈米系列元件在系統效能、低功耗及可編程系統整合度均超前業(yè)界。20奈米系列元件將廣泛支援新一代的系統，并提供最具競爭力的可編程替代方案，取代各種ASIC與ASSP。 　　Xilinx Vivado設計套件是首款針對可編程元件打造的SoC設計套件，將支援2013年3月推出的首批20
  • 關(guān)鍵字： Xilinx  SoC  設計套件  
共798條 30/54 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|

xilinx zynq介紹

您好，目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條，闡述對xilinx zynq的理解，并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>