<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-4

創(chuàng )新電源設計最大限度提升Virtex-7收發(fā)器性能

  •   隨著(zhù)FPGA的高級程度日益提高,電源要求也變得更加復雜。對于當前設計而言,各團隊必須考慮對應每個(gè)電路與功能模塊的多個(gè)電壓軌以及幾個(gè)電壓電平與大電流需求。下面我們將深入討論有關(guān)Xilinx Virtex-7 FPGA的電源需
  • 關(guān)鍵字: Virtex-7  收發(fā)器  電源  

基于Virtex-6 FPGA的雙緩沖模式PCIe總線(xiàn)設計方案和實(shí)現

  • 近年來(lái)軟件無(wú)線(xiàn)電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過(guò)軟件無(wú)線(xiàn)電方...
  • 關(guān)鍵字: Virtex-6  雙緩沖模式  PCIe總線(xiàn)  

Xilinx 將業(yè)界最大容量器件翻番達到440萬(wàn)邏輯單元

  • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前發(fā)布擁有440萬(wàn)個(gè)邏輯單元的創(chuàng )紀錄產(chǎn)品,其密度是業(yè)界最高密度產(chǎn)品Virtex? -7 2000T的兩倍以上,該器件使其成功在高端器件市場(chǎng)連續兩代保持領(lǐng)先優(yōu)勢,并為客戶(hù)提供了超越工藝節點(diǎn)的價(jià)值優(yōu)勢。
  • 關(guān)鍵字: 賽靈思  Virtex  ASIC  SSI  

基于Virtex-6的PCI Express高速采集卡設計

  • 為了提高數據采集速率,適應大數據量交互處理要求,介紹了一種應用Virtex-6芯片的PCI Express高速采集卡設計。Virtex-6內嵌PCIE協(xié)議硬核能完成完整的PCIE分層協(xié)議,實(shí)現與上位機通信。設計了DMA控制器,作為采集卡數據傳輸主控,實(shí)現基于PCI Express總線(xiàn)的DMA高速數據傳輸方案。主機軟件系統包括驅動(dòng)程序和應用軟件2部分。經(jīng)實(shí)驗測試,該采集卡能完成時(shí)外部高速數據的實(shí)時(shí)采集,性能穩定可靠。
  • 關(guān)鍵字: Express  Virtex  PCI  高速采集    

基于Virtex-6 FPGA的雙緩沖模式PCIe總線(xiàn)設計方案和

  • 引言近年來(lái)軟件無(wú)線(xiàn)電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過(guò)軟件無(wú)線(xiàn)電方式實(shí)現數字音頻廣播(DAB)的基帶信號處理,這要求軟件無(wú)線(xiàn)電平臺具有高速實(shí)時(shí)數字信號處理與傳輸能力。高
  • 關(guān)鍵字: Virtex  FPGA  PCIe  模式    

基于Virtex 6的PCI Express高速采集卡設計

  • 隨著(zhù)計算機技術(shù)的發(fā)展,以及大數據量交互的需要,硬件系統對PC總線(xiàn)傳輸速率、數據完整性提出了越來(lái)越高的應用要求。傳統的PCI總線(xiàn)技術(shù)雖然經(jīng)過(guò)不斷的改進(jìn),開(kāi)發(fā)出64b,66MHz的并行協(xié)議PCI-X標準,但由于并行總線(xiàn)整體
  • 關(guān)鍵字: Express  Virtex  PCI  高速采集    

賽靈思Virtex-5 FPGA的LTE仿真器的實(shí)現步驟

  • 功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò )提供可重配置無(wú)線(xiàn)測試設備。長(cháng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標準,它打破了現有蜂窩網(wǎng)絡(luò )的固有模式。LTE與前代UMTS和GSM標準相比,除采用高
  • 關(guān)鍵字: Virtex  FPGA  LTE  賽靈思    

基于Virtex-5 FPGA的音視頻監視系統方案設計

  • 基于Virtex-5 FPGA的音視頻監視系統方案設計,引言本文探討在Virtex-5 FPGA中實(shí)現設計的一些難題,然后用一個(gè)項目作為示范來(lái)詳解充分利用其功能集的技法。設計過(guò)程包括幾個(gè)步驟,從針對應用選擇適合的Virtex-5開(kāi)始。為便于本文敘述,我們假定IP模塊已經(jīng)過(guò)匯編,并
  • 關(guān)鍵字: 系統  方案設計  監視  音視頻  Virtex-5  FPGA  基于  

使用新型 Virtex FPGA 開(kāi)發(fā)小型軟件無(wú)線(xiàn)電平臺:S

  • SFF SDR(小型軟件定義無(wú)線(xiàn)電)開(kāi)發(fā)平臺是一種模塊化的 RF/IF/基帶平臺(圖 1 和圖 2)。該平臺展示了 Xilinx 和德州儀器 (Texas Instruments, TI) 的最新芯片產(chǎn)品以及最新高級設計流程和軟件架構。 這個(gè)平臺還為手持設備
  • 關(guān)鍵字: Virtex  FPGA  SFF  SDR    

賽靈思推出符合PCI- E 3.0標準的集成模塊

  • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對采用Virtex?-7 FPGA 集成模塊設計的全新解決方案, 該集成模塊可支持PCI Express (簡(jiǎn)稱(chēng)PCI-E) 3.0 x8標準和 DDR3 外部存儲器,能為開(kāi)發(fā)人員提供立即啟動(dòng)基于PCI-E 3.0的設計所需的全部構建模塊。
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

賽靈思宣布開(kāi)始發(fā)貨首款Virtex-7 H580T

  • 賽靈思宣布開(kāi)始發(fā)貨全球首款 3D 異構All Programmable器件— Virtex-7 H580T FPGA。
  • 關(guān)鍵字: 賽靈思  Virtex-7  

賽靈思正式發(fā)貨全球首款異構3D FPGA

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布正式發(fā)貨 Virtex?-7 H580T FPGA —全球首款3D異構All Programmable產(chǎn)品。Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù),是提供業(yè)界帶寬最高的 FPGA,可提供多達16個(gè)28 Gbps收發(fā)器和72個(gè)13.1 Gbps收發(fā)器,也是唯一能滿(mǎn)足關(guān)鍵Nx100G和400G線(xiàn)路卡應用功能要求的單芯片解決方案。結合賽靈思領(lǐng)先的100G變速
  • 關(guān)鍵字: 賽靈思  Virtex  FPGA  

Virtex-6 HXT FPGA ML630:光傳輸網(wǎng)絡(luò )評估方案

  • Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA,Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個(gè)亞系列,采用40nm ExpressFabric和600MHz Clocking技術(shù),具有存儲器選擇如能和DDR3,QDRII+和RDLRAM存儲器接口,600MHz
  • 關(guān)鍵字: Virtex  FPGA  HXT  630    

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開(kāi)始發(fā)貨

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開(kāi)始發(fā)貨,該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統帶寬和面向市場(chǎng)優(yōu)化的 FPGA 資源完美結合在一起。Virtex-7 X690T FPGA,是7 系列產(chǎn)品中首款可滿(mǎn)足先進(jìn)高性能有線(xiàn)通信應用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴展、易于實(shí)現的芯片間串行接口;穩健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統各種不同的板間距,而且
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

基于Virtex 4的雷達導引頭信號處理機的設計與實(shí)現

  • 0 引言導彈主要依靠制導系統進(jìn)行制導,完成從發(fā)射到命中目標的全過(guò)程。制導系統一般利用地面制導雷達或彈載導引頭對目標進(jìn)行探測、參數計算、控制指令形成與傳輸、程序控制和伺服控制等。雷達導引頭是建立在雷達、自
  • 關(guān)鍵字: Virtex  雷達導引頭  信號處理機    
共187條 5/13 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>